[实用新型]一种多层堆叠的LDMOS功率器件有效

专利信息
申请号: 202020920019.9 申请日: 2020-05-27
公开(公告)号: CN211907438U 公开(公告)日: 2020-11-10
发明(设计)人: 李琦;党天宝;李海鸥;张法碧;陈永和;肖功利;傅涛;孙堂友;黄洪;姜焱彬;王磊 申请(专利权)人: 桂林电子科技大学
主分类号: H01L29/06 分类号: H01L29/06;H01L29/10;H01L29/78
代理公司: 桂林市持衡专利商标事务所有限公司 45107 代理人: 陈跃琳
地址: 541004 广西*** 国省代码: 广西;45
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 多层 堆叠 ldmos 功率 器件
【权利要求书】:

1.一种多层堆叠的LDMOS功率器件,其特征在于:包括2个以上的MOS器件单元;

每个MOS器件单元由掺杂层、漂移层、体区、第一重掺杂区、第二重掺杂区和第三重掺杂区组成;漂移层位于掺杂层的正上方;第一重掺杂区、第二重掺杂区和第三重掺杂区自左而右分布在漂移层的顶部,其中第一重掺杂区位于漂移层的顶部最左侧,第二重掺杂区与第一重掺杂区相贴,第三重掺杂区位于漂移层的顶部的最右侧;体区位于漂移层的左侧上部,且第一重掺杂区和第二重掺杂区均处于体区之内;掺杂层、体区和第一重掺杂区的掺杂极性相同;漂移层、第二重掺杂区和第三重掺杂区的掺杂极性相同;掺杂层和漂移层的掺杂极性相反;第一重掺杂区和第二重掺杂区的顶部相连后,形成MOS器件单元的源极;第二重掺杂区右侧的体区的顶部,形成MOS器件单元的栅极;第三重掺杂区的顶部,形成MOS器件单元的漏极;

所有MOS器件单元自下而上依次堆叠;在每2个相邻堆叠的MOS器件单元中,位于相对上层的MOS器件单元的掺杂层与位于相对下层的MOS器件单元的漂移层相交叠,且位于相对上层的MOS器件单元的总宽度小于等于位于相对下层的MOS器件单元的体区与第三重掺杂区之间的宽度;

所有MOS器件单元堆叠后,位于最下层的MOS器件单元的掺杂层形成该LDMOS功率器件的衬底;所有MOS器件单元的源极通过导线连接在一起,并形成该LDMOS功率器件的源极;所有MOS器件单元的栅极通过导线连接在一起,并形成该LDMOS功率器件的栅极;所有MOS器件单元的漏极通过导线连接在一起,并形成该LDMOS功率器件的漏极。

2.根据权利要求1所述的一种多层堆叠的LDMOS功率器件,其特征在于:在2个相邻堆叠的MOS器件单元的交叠处,即位于相对上层的MOS器件单元的掺杂层与位于相对下层的MOS器件单元的漂移层的交叠增设有交叠浮空层,该交叠浮空层位于上述交叠处的左侧和/或右侧。

3.根据权利要求2所述的一种多层堆叠的LDMOS功率器件,其特征在于:位于交叠处左侧的交叠浮空层的掺杂极性与位于交叠处右侧的交叠浮空层的掺杂极性相反。

4.根据权利要求1所述的一种多层堆叠的LDMOS功率器件,其特征在于:至少一个MOS器件单元的掺杂层和漂移层之间增设有单元内埋层,该单元内埋层位于该MOS器件单元的左侧。

5.根据权利要求4所述的一种多层堆叠的LDMOS功率器件,其特征在于:单元内埋层的掺杂极性与体区的掺杂极性相同。

6.根据权利要求1所述的一种多层堆叠的LDMOS功率器件,其特征在于:至少一个MOS器件单元的掺杂层内增设有横向延伸的单元内浮空层。

7.根据权利要求6所述的一种多层堆叠的LDMOS功率器件,其特征在于:单元内浮空层的掺杂极性与掺杂层的掺杂极性相同,且单元内浮空层的掺杂浓度大于掺杂层的掺杂浓度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学,未经桂林电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202020920019.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top