[实用新型]非易失性存储器设备和电压生成器电路

说明书

本申请的各实施例涉及非易失性存储器设备和电压生成器电路。非易失性存储器设备包括存储器阵列、读取电路、列解码器级以及读取供电电压生成器。列解码器级包括可选择位线和选择开关。读取供电电压生成器包括电压调节电路和伪列解码器，该伪列解码器耦合到电压调节电路的输出，并且该伪列解码器具有与被选择的读取路径相关联的电气特性。电压调节电路被配置为：接收与被选择的位线上的期望电压值相关联的第一电气量，以及与用于被选择的位线的期望电流值相关联的第二电气量，并且生成用于列解码器级的经调节的读取供电电压。

技术领域

本公开涉及一种具有在低电压下操作的读取电路的非易失性存储器设备。

背景技术

近来，使用在过程的后端(back-end)步骤中制造的存储器设备(在设备的最后一层中获得该存储器设备的存储元件)已经非常重要，因为这允许简化制造过程，从而降低制造成本，从而允许获得嵌入式类型的存储器设备，这样的存储器设备可以与其它电路集成在同一裸片中，并且可以使用先进的CMOS技术来制造这样的存储器设备。

特别地，非易失性PCM设备的后端集成变得越来越重要。

如所知的，在PCM设备中，存储元件由如下的材料的区域形成，当该材料经受足够的电流时，该材料能够改变材料的物理结构，从非晶相转变为结晶相，反之亦然，该材料的欧姆电阻也随之变化。欧姆电阻的这种变化用于存储数字数据。

存储元件的两个状态被称为SET状态和RESET状态，该SET状态与结晶相相关联，该结晶相以较低的电阻为特征(并且因此，当以恒定电压读取存储元件时，该结晶相以较高的电流为特征)，该RESET状态与非晶相相关联，该非晶相以较高的电阻为特征(并且因此，当以恒定电压读取存储元件时，该非晶相以较低的电流为特征)。

当前制造的嵌入式PCM设备具有与中等值的供电电压兼容的部件和电流路径，这样的供电电压通常等于1.8V。然而，近来，考虑到要求电子装置和设备在越来越低的电压下操作，和/或具有越来越高的自治性，期望开发使用在低电压下(例如，在1.2V下)操作的部件的存储器设备。然而，如在下文中参考图1和图2讨论的，这对于现有的结构而言并不简单。

如所知的、并且如图1中示意性示出的，通过1指定的、在这里是PCM类型的非易失性存储器设备基本上包括由多个存储器单元3形成的存储器阵列2，这些存储器单元3以行和列布置并且存储相应的数据。

在这里所考虑的PCM实施方式的情况下，每个存储器单元3由PCM类型的存储元件4和选择元件5形成，该存储元件4被设计为存储二进制数据，该选择元件5在这里由NMOS晶体管形成并且与存储元件4串联。布置在同一行上的存储器单元3的选择元件5具有如下的栅极端子，这样的栅极端子耦合在一起并且耦合到相同的字线WL0、WL1、…。布置在同一列上的存储器单元3的选择元件5具有相应的第一导电端子，这些第一导电端子彼此耦合，并且通过相应的存储元件4耦合到相同的局部位线LBL1、…、LBLi、…。此外，每个选择元件5具有耦合到基准电位线(例如，地)的第二导电端子。

局部位线LBL0、…、LBLi、…耦合到以简化方式示出的列解码器级6，该列解码器级6又耦合到偏置和读取电路7，仅示意性地示出了该偏置和读取电路7的电压生成级11和感测放大器级12。字线WL0、WL1、…耦合到示意性示出的行解码器级8。通过已知的方式，基于由控制单元10生成的选择信号，偏置和读取电路7、列解码器级6和行解码器级8每次使能对一个或多个存储器单元3的选择。