[实用新型]一种用于PMOS管的衬底电位选择电路

说明书

本实用新型公开了一种用于PMOS管的衬底电位选择电路，属于电子领域。用于PMOS管的衬底电位选择电路可以在芯片正常工作时，输入电源(第一电源)电位高于输出电源(第二电源)电位，第二PMOS管导通，第三PMOS管关断，衬底电位选择为输入电源的电位。当芯片输入电源异常掉电时，输入电源电位低于输出电源电位，第二PMOS管关断，第三PMOS管导通，衬底电位选择为输出电源的电位。避免芯片异常掉电时PMOS管漏端寄生二极管正向导通产生的反向漏电流。用于PMOS管的衬底电位选择电路可以替换掉肖特基二极管，使PMOS管的衬底电位始终为芯片中的最高电位，消除了反向漏电流的消除了反向漏电流。

技术领域

本实用新型涉及电子领域，尤其涉及一种用于PMOS管的衬底电位选择电路。

背景技术

目前的大多数电源管理芯片中通常采用PMOS管作为输出管，如图1所示，一般将PMOS管的漏极端与电源输入端口VCC相连，源极端与电源输出端口VDD相连，栅极由内部电路驱动，而该PMOS管的衬底通过二极管D1与漏极端相连，该二极管D1通常为肖特基二极管。在正常情况下，芯片的电源输入端口电位高于电源输出端口电位，PMOS管的源极端寄生二极管D2反偏，不会产生漏电流。当芯片的电源输入端口出现异常掉电时，电源输入端口电位低于电源输出端口电位，PMOS的源极端寄生二极管导通，但是从PMOS管衬底到漏极端的肖特基二极管会反偏，阻止反向漏电流。但是这种解决方法需要集成电路工艺支持制作肖特基二极管，并且制作肖特基二极管需要额外的MASK层，增加芯片成本。此外在正常工作时，连接在PMOS管漏极端和衬底的肖特基二极管会产生电压降，不可避免的会引起PMOS的背栅效应，降低电路性能。

发明内容

针对现上述问题，现提供一种可以替换掉肖特基二极管，使PMOS管的衬底电位始终为芯片中的最高电位，避免芯片输入电源VCC异常掉电时PMOS管的漏端寄生二极管正向导通，消除了反向漏电流，而且不会引起背栅效应的用于PMOS管的衬底电位选择电路。

本实用新型提供了一种用于PMOS管的衬底电位选择电路，包括：

第一PMOS管，所述第一PMOS管的衬底和所述第一PMOS管的漏极连接第一电源；

第一NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的源极连接，所述第一NMOS管的衬底与所述第一NMOS管的源极连接接地，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接共同连接第二电源；

反相器，包括输入端和输出端；

第二PMOS管，所述第二PMOS管的栅极与所述反相器的输出端连接，所述第二PMOS管的衬底与所述第二PMOS管的源极连接，所述第二PMOS管的漏极与所述第一PMOS管的漏极共同连接所述第一电源；

第三PMOS管，所述第三PMOS管的栅极与所述第一NMOS管的漏极、所述第一PMOS管的源极和所述反相器的输入端连接，所述第三PMOS管衬底与所述第三PMOS管漏极、所述第二PMOS管的衬底和所述第二PMOS管的源极共同连接形成选择输出端，所述第三PMOS管的源极连接所述第二电源。

优选的，所述反相器还包括：

第四PMOS管，所述第四PMOS管的衬底与所述第四PMOS管的漏极共同连接第二电源；

第二NMOS管，所述第二NMOS管的栅极与所述第四PMOS管的栅极形成所述反相器的输入端，所述第二NMOS管的衬底与所述第二NMOS管的源极连接接地，所述第二NMOS管的漏极与所述第四PMOS管的源极共同形成所述反相器的输出端。

上述技术方案的有益效果：