[实用新型]垂直功率MOS半导体器件有效
申请号: | 202021210089.1 | 申请日: | 2020-06-28 |
公开(公告)号: | CN212342637U | 公开(公告)日: | 2021-01-12 |
发明(设计)人: | 陈译;陆佳顺;杨洁雯 | 申请(专利权)人: | 苏州硅能半导体科技股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 马明渡;王健 |
地址: | 215000 江苏省苏州市苏州工业*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 垂直 功率 mos 半导体器件 | ||
1.一种垂直功率MOS半导体器件,其特征在于:包括:位于硅片(1)下表面的重掺杂N型漏极区(2)和位于硅片(1)上表面的中掺杂P型基极区(3),所述重掺杂N型漏极区(2)和中掺杂P型基极区(3)之间具有一轻掺杂N型漂移区(4),一位于中掺杂P型基极区(3)中沟槽(5)延伸至轻掺杂N型漂移区(4)下部,所述中掺杂P型基极区(3)上部内且位于沟槽(5)的周边具有第一重掺杂N型源极区(6),一介质层(12)覆盖于沟槽(5)上并延伸至第一重掺杂N型源极区(6)内侧边缘的上方,一上金属层(7)位于中掺杂P型基极区(3)和第一重掺杂N型源极区(6)外侧边缘的上方,一下金属层(13)位于重掺杂N型漏极区(2)与轻掺杂N型漂移区(4)相背的表面;
位于N型漂移区(4)内且包覆于沟槽(5)下部的外侧壁上具有一P型掺杂扩散区(14),此P型掺杂扩散区(14)上端面与P型基极区(3)的下表面接触;
所述沟槽(5)内下部具有第二N型源极部(8),此沟槽(5)内上部具有栅极部(9), 所述第二N型源极部(8)和栅极部(9)与沟槽(5)之间填充有第一氧化硅层(10),所述第二N型源极部(8)和栅极部(9)之间通过第二氧化硅层(11)隔离。
2.根据权利要求1所述的垂直功率MOS半导体器件,其特征在于:所述中掺杂P型基极区(3)深度与第一重掺杂N型源极区(6)深度的深度比为10:2~4。
3.根据权利要求1所述的垂直功率MOS半导体器件,其特征在于:所述栅极部(9)与沟槽(5)之间的第一氧化硅层(10)厚度小于第二N型源极部(8)与沟槽(5)之间的第一氧化硅层(10)厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州硅能半导体科技股份有限公司,未经苏州硅能半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202021210089.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种胶纸自动跟随贴入系统
- 下一篇:一种LED支架产品贴片治具
- 同类专利
- 专利分类