[实用新型]一种基于时延的可重配PUF电路

说明书

本实用新型公开了一种基于时延的可重配PUF电路，其中：PUF时延模块包括4位寄存器reg0、n个串联时延单元和1位寄存器reg1；PUF测量模块包括1位寄存器reg2、结果比较器和D触发器；寄存器reg0的输入信号为PUF输入激励，寄存器reg0输出端与n个串联时延单元的输入端连接，串联时延单元的两个输出端分别与寄存器reg1、寄存器reg2的输入端连接，寄存器reg1的一路输出信号作为PUF时延模块的输出信号，寄存器reg1的另一路输出信号与寄存器reg2的输出信号分别连接结果比较器的两个输入端，结果比较器的输出端与D触发器的输入端连接，D触发器的输出信号为可重配PUF电路的输出信号。本实用新型具有简单易实现、较高的稳定性和随机性、硬件资源消耗少以及激励响应对数量多等特点。

技术领域

本实用新型涉及信息安全领域，尤其涉及一种基于时延的可重配PUF电路。

背景技术

随着物联网和嵌入式技术的发展，越来越多的硬件设备安全问题受到研究人员的广泛关注。普遍的硬件设备由集成电路所构成，易受到侵入、伪造、复制等安全威胁。物理不可克隆函数(PUF)在2000年初期被提出，其利用了硅材料的物理特性以及IC在生产过程中出现的差异性作为每个芯片的唯一标识。由于IC在生产过程中的差异性，PUF不仅保证了芯片具有唯一性，同时也使其无法被有效地克隆。利用这个特征，PUF提供了安全的、具有鲁棒性的、低成本的机制来认证芯片。由于PUF不需要在非易失性存储器中存储密钥，可以将其应用在加密算法中，有效地防范了物理侵入类型的攻击。同时，PUF本身就具有良好的随机性，可以将其用作真随机数发生器的随机源。应用场景包括：移动设备、资源受限设备、RFID标签等。这些应用场景既要满足安全性要求，同时也要满足低成本的要求，所以PUF应用在以上场景是合适的。PUF概念从提出至今可以将其分为非电子PUF以及电子PUF两类。

近年来，FPGA硬件设计的知识产权保护成为了许多IP供应商的需求。随着嵌入式系统和物联网技术的发展，PUF在数字电路PUF上的实现也得到了越来越多的关注，FPGA中的安全问题也愈发地受到人们的重视。FPGA上的相关应用由于安全原因需要加密以及认证功能，由于PUF在FPGA上的实现不会额外增加大量资源开销，PUF在FPGA上的实现收到人们极大的关注。数字电路PUF由于实现原理的不同可以分为基于存储的PUF以及基于时延的PUF。

基于存储的PUF主要由三种代表性的类型，分别为SRAM PUF、触发器PUF以及蝴蝶PUF等。典型的基于时延的PUF类型共有三种：仲裁器PUF、基于环形振荡器的PUF以及毛刺PUF。

基于数字电路的PUF主要有SRAM PUF、触发器PUF、蝴蝶PUF、仲裁器PUF、RO PUF和毛刺PUF，但是各个系统在FPGA上实现时均存在各种不足。例如，SRAM PUF和触发器PUF在持续通电的设备中并不能产生新的随即状态输出；蝴蝶PUF对电路结构具有对称性要求；仲裁器PUF同样对两条路径的对称性要求很高；基于RO的PUF在FPGA上对布局布线要求很高，增加了设计复杂度。

仲裁器PUF、RO PUF以及毛刺PUF的电路设计中存在PUF生成的最小单元(每片PUF组合电路产生一位响应)，并且现有基于时延的PUF很少直接使用电路中路径的时延，而是利用n位输入向量作为激励来生成1位响应的方法，来表示两条相同布局路径之间的相对路径时延。例如，Nguyen等使用两个异或仲裁器PUF作为一个PUF cell来产生单比特响应，消耗了较多的硬件资源，相同资源限制下，能够产生的PUF响应较少。现有基于时延的PUF设计不直接使用路径时延，而利用激励来产生响应的方式具有一定的限制，对于PUF电路中某些差异性不好的PUF cell并不能有效地从响应体现出来，缺少灵活性从而降低了PUF的唯一性。

总而言之，目前基于时延的PUF存在的问题主要有两点。一是现有基于时延的PUF设计，激励响应结构下产生响应消耗资源较多；二是基于时延的PUF设计不利用具体路径时延，由于时延大小未知，不能够抛弃某些唯一性不好的PUF cell，从而降低PUF的唯一性。

实用新型内容