[实用新型]DFN5×6双基岛芯片封装结构

说明书

本实用新型公开了DFN5×6双基岛芯片封装结构，包括封装框架，封装框架的上表面固定设置有基岛A，封装框架的下表面固定设置有基岛B，封装框架一侧的左边固定设置有P1端口，P1端口的一侧固定开设有P2端口，P2端口的一侧固定开设有P3端口，P3端口的一侧固定开设有P4端口，P4端口的一侧固定设置有P5端口，封装框架另一侧的右边固定开设有P6端口，P6端口的一侧固定设置有P7端口，P7端口的一侧固定开设有P8端口，P8端口的一侧固定连接有P9端口，该DFN5×6双基岛芯片封装结构，实现高压输出，可以获取更低的导通电阻，保证了爬电距离的安全距离，具有良好的电气性能、良好的散热效果，以及采用双基岛结构无需叠封，可省去DAF膜，增加可靠性，降低成本。

技术领域

本实用新型涉及电子信息自动化元器件制造技术领域，具体为DFN5×6双基岛芯片封装结构。

背景技术

DFN封装是一种表面贴装封装技术，封装底部中央位置一个大面积裸露的焊盘，具有优异的导热作用，在大焊盘的封装外围有实现电气连接的导电焊盘，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能，此外，它还通过外露的引线框架焊盘提供了出色的散热性能，该焊盘具有直接散热的通道，用于释放封装内的热量。

但目前的DFN封装在使用时会存在以下问题，因爬电距离不够，主控芯片与高压功率器件无法合封，无法实现高压输出，端口之间的距离间距也会造成电性之间的干扰，没有良好的电气性能，以及良好的散热效果。而普通的DFN采用叠封技术实现双芯片封装，则要增加成本，降低可靠性。

实用新型内容

针对现有技术的不足，本实用新型提供了DFN5×6双基岛芯片封装结构，解决了因爬电距离不够，主控芯片与高压功率器件无法合封，无法实现高压输出，端口之间的距离间距也会造成电性之间的干扰，没有良好的电气性能，以及良好的散热效果。而普通的DFN采用叠封技术实现双芯片封装，要增加成本，降低可靠性等问题。

为实现以上目的，本实用新型通过以下技术方案予以实现：DFN5×6双基岛芯片封装结构，包括封装框架，所述封装框架的上表面固定设置有基岛A，所述封装框架的下表面固定设置有基岛B，所述基岛A的一侧均对称设置有是四个第二引脚，所述基岛B的一侧均对称设置有五个第一引脚。

优选的，所述封装框架一侧的左边固定设置有P1端口，所述P1端口的一侧固定开设有P2端口，所述P2端口的一侧固定开设有P3端口，所述P3端口的一侧固定开设有P4端口，所述P4端口的一侧固定设置有P5端口。

优选的，所述封装框架另一侧的右边固定开设有P6端口，所述P6端口的一侧固定设置有P7端口，所述P7端口的一侧固定开设有P8端口，所述P8端口的一侧固定连接有P9端口。

优选的，所述基岛A和基岛B的表面均固定设置有镀银区域，所述基岛A的四边与基岛B以及P1到P5五个端口的另一表面均固定设置有半刻蚀区域。

优选的，所述镀银区域的右边固定设置有MOSFET，所述基岛B的表面固定设置有主控芯片。

优选的，所述基岛A和基岛B之间的间距不小于0.25mm，所述基岛A另一表面的非半刻蚀区与P1端口、P2端口、P3端口、P4端口和P5端口的非半刻蚀区之间的最小距离不小于1.8mm，所述P1端口和P5端口均呈现为L状，所述P2端口和P4端口位于基岛B的底部，基岛B与P3端口为一整体。

有益效果

本实用新型提供了DFN5×6双基岛芯片封装结构。与现有技术相比具备以下有益效果：

1、该DFN5×6双基岛芯片封装结构，基岛A和基岛B之间的间距不小于0.25mm，基岛A另一表面的非半刻蚀区与P1端口、P2端口、P3端口、P4端口和P5端口的非半刻蚀区之间的最小距离不小于1.8mm，通过基岛A、基岛B之间的间距和基岛A外露部分与引脚之间的间距，保证了爬电距离的安全距离，实现高压的输出。