[实用新型]图像传感器的像素结构

说明书

本实用新型提供一种图像传感器的像素结构，通过在像素子阵列之间设置有背面深槽隔离结构，同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构，使得像素子阵列内部相邻像素单元之间的高能离子注入隔离可以取消或者变窄，减少了高能离子注入所带来的缺陷和噪声，提高了图像传感器的信噪比。像素子阵列内部允许离子注入隔离区域深度小于感光二极管深度，让感光二极管底部相互连接，以增加感光二极管的体积，进而提高像素单元的满阱容量。像素子阵列之间的背面深槽隔离和高能离子注入的显影周期放大到像素尺寸的数倍大小，显影后光阻与衬底之间的接触面积明显增加，因此显影过程光阻倒伏的现象可以得到明显改善，提高了工艺可靠性。

技术领域

本实用新型涉及一种图像传感器的像素结构。

背景技术

CMOS图像传感器作为将光信号转化为数字电信号的器件单元，广泛应用于智能手机、平板电脑、汽车、医疗等各类新兴领域。典型的图像传感器通过像素阵列将入射光子转换成电子或空穴，当一个积分周期完成，收集的电荷通过模拟电路和数字电路转换成数字信号，传输到传感器的输出终端。

通常在图像传感器的相邻像素单元之间通过离子注入进行隔离，用以分隔相邻像素单元的感光二极管，减少像素单元之间的串扰。随着图像传感器制备工艺的提升，像素尺寸在不断下降。随着图像传感器的像素尺寸降低到亚微米范围，单个像素单元的面积显著降低。为了让每个像素单元继续提供与原来大尺寸像素单元类似的性能（特别是满阱容量），图像传感器的感光二极管（PD, Photodiode）区域深度随之提升，以保持适当的感光体积。增加的PD深度对像素单元之间隔离注入的深度提出了更高的要求。虽然现有技术可以在隔离区域对应的晶圆背面位置制作背面深槽隔离结构（BDTI, Backside Deep TrenchIsolation），但是深槽的刻蚀会给半导体衬底材料引入缺陷，需要搭配正面的p型掺杂的离子注入以进行表面钝化，因为如果采用背面离子注入再在后道工艺中进行热激活会有较大的工艺挑战，比如热激活工艺所带来的掺杂原子扩散问题，以及后道工艺形成的介质层、金属硅化物不耐热的问题。另外，如果采用背面激光退火的激活方式会存在激活深度不足的缺点，导致硅的体内产生明显暗电流。因此，一般隔离注入均采取正面注入并激活的方式进行。由于PD深度随工艺发展不断提升，深层的隔离注入所使用的注入能量也随之增加。高能离子注入会对硅晶体带来无法避免的晶格损伤，这种损伤位点容易在硅的能隙中产生缺陷能级，成为额外的噪声源。

另一方面，高能的深层隔离注入需要使用厚光阻。PD体积的增加使隔离注入深度随之增加，用于阻挡非注入区域的光阻厚度也随之增长，搭配像素尺寸的降低，会使显影后剩余光阻变得细而高。如此形貌的光阻块重心过高，底部与衬底的接触面积小，粘附力很难固定住整个光阻，因此显影过程的溶液流动很可能造成光阻块的倒伏，造成后续的离子注入失败。

此外，背面深槽隔离结构的制备也需要使用光刻，随着像素尺寸的减小，显影后剩余光阻同样会面临底部接触面积减小，粘附力降低所带来的显影过程光阻倒伏现象，工艺可靠性较差。

因此，减少像素单元之间隔离工艺的步骤，增加隔离结构的图案周期，是优化小像素尺寸图像传感器制造工艺所希望的。但是，取消像素单元之间的隔离会使像素单元之间的串扰（Crosstalk）增加，降低图像传感器的分辨能力。这是当前业界仍旧普遍在像素阵列中的所有像素单元之间制备完整的隔离注入以及BDTI结构的原因。然而，目前小像素尺寸图像传感器往往阵列尺寸巨大，对图像性能以及读取速度的要求使实际应用中图像传感器主要工作在像素融合（Binning）模式。此模式下，属于同一像素子阵列的多个像素单元的信号将会被同时读出作为单一像素处理，所以子阵列内部的像素单元之间的串扰不会对读出图像产生影响。同时，像素融合提高了图像信号的信噪比，并等效增加了满阱容量。基于此工作模式，子阵列内的像素隔离工艺也可以被进一步优化，从而降低工艺难度并得到更高的满阱容量。因此提出了本实用新型，以解决小像素尺寸图像传感器的一些制造和性能问题，并提升图像传感器在大多数场景下的性能表现。同时，针对本方案可能带来的一些不良影响也准备了一系列优化方法。

实用新型内容