[实用新型]一种LDO电路

权利要求书

1.一种LDO电路，其特征在于，包括：误差放大器(100)、基准电流源(200)、频率补偿电路(300)、主功率管(MP12)和反馈电路(400)，其中：

所述误差放大器(100)的反向输入端与所述反馈电路(400)的一端连接，所述误差放大器(100)的正向输入端连接参考电压(Vref)，所述误差放大器(100)的负电源输入端连接所述基准电流源(200)，所述误差放大器(100)的输出端分别连接所述频率补偿电路(300)和所述主功率管(M12)的一端；所述频率补偿电路(300)的另一端接电源(VCC)；所述主功率管(M12)的另一端和所述反馈电路(400)的另一端相连，作为所述LDO电路的输出端(VDD)，用于连接负载；

所述误差放大器(100)和所述基准电流源(200)均工作在亚阈值区。

2.根据权利要求1所述的LDO电路，其特征在于，所述LDO电路还包括基准电压源(500)，用于为所述误差放大器(100)提供所述参考电压(Vref)，所述基准电压源(500)工作在亚阈值区。

3.根据权利要求1所述的LDO电路，其特征在于，所述LDO电路还包括启动电路(600)，所述启动电路(600)与所述基准电流源(200)连接，用于启动所述基准电流源(200)。

4.根据权利要求3所述的LDO电路，其特征在于，所述启动电路(600)包括第一PMOS管(MP1)、第二PMOS管(MP2)和第一电容(C1)；所述第一PMOS管(MP1)和所述第二PMOS管(MP2)的漏极接所述电源(VCC)，所述第一PMOS管(MP1)的源极分别连接所述第二PMOS管(MP2)的栅极以及所述第一电容(C1)的一端，所述第一PMOS管(MP1)的栅极作为所述启动电路(600)的第一输出端；所述第二PMOS管(MP2)的源极作为所述启动电路(600)的第二输出端；所述第一电容(C1)的另一端接地；所述启动电路(600)的第一输出端和第二输出端连接所述基准电流源(200)。

5.根据权利要求4所述的LDO电路，其特征在于，所述基准电流源(200)包括第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第一放大器(A1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)和第一电阻(R1)；

所述第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)的漏极分别接所述电源(VCC)，所述第三PMOS管(MP3)的栅极、所述第四PMOS管(MP4)的栅极和所述第一放大器(A1)的输出端连接，并作为所述基准电流源(200)的第一输入端，与所述启动电路(600)的第一输出端连接；所述第三PMOS管(MP3)的源极分别连接所述第一放大器(A1)的反向输入端、所述第一NMOS管(MN1)的漏极和栅极、所述第二NMOS管(MN2)的栅极，并作为所述基准电流源(200)的第二输入端，与所述启动电路(600)的第二输出端连接；所述第一NMOS管(MN1)、第三NMOS管(MN3)和第四NMOS管(MN4)的源极接地；所述第四PMOS管(MP4)的源极分别与所述第一放大器(A1)的正向输入端、所述第二NMOS管(MN2)的漏极连接；所述第二NMOS管(MN2)的源极与所述第一电阻(R1)的一端连接，所述第一电阻(R1)的另一端连接所述第四NMOS管(MN4)的漏极；所述第五PMOS管(MP5)的栅极连接所述第四PMOS管(MP4)的栅极，并作为所述基准电流源(200)的第一输出端；所述第五PMOS管(MP5)的漏极分别连接所述第三NMOS管(MN3)的栅极和所述第四NMOS管(MN4)的栅极，并作为所述基准电流源(200)的第二输出端。