[实用新型]一种芯片封装结构及电子设备

说明书

本申请公开了一种芯片封装结构及电子设备，其中，所述芯片封装结构将待封装芯片倒装设置，然后通过多个电镀引脚实现待封装芯片的多个待引出连接点的引出，整个封装结构无需引线键合，也无需较大的基岛和含有内引线的框架，有利于降低封装结构的厚度和质量。并且发明人研究发现，待封装芯片的发热区域主要集中在待封装芯片的表面，因此在本申请实施例提供的封装结构中，将待封装芯片以倒装的方式与多个电镀引脚固定连接，有利于使得待封装芯片的热量直接通过电镀引脚向外散发，无需通过散热性较差的芯片基底散热，从而有利于提升封装结构的散热性。

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种芯片封装结构及电子设备。

背景技术

随着市场上消费类电子技术的不断升级，手机、智能穿戴设备和平板电脑等电子设备对芯片(Integrated Circuit Chip)封装的要求向着更薄、更轻便和散热性更好的方向发展。

传统的QFN(Quad Flat-Pack No-Lead Package，方形扁平无铅封装)/DFN(DualFlat-Pack No-Lead Package，双边扁平无铅封装)封装由于引线框架、封装工艺及结构的限制，已不能满足市场对于芯片封装的更薄、更轻便和散热性更好的需求。

实用新型内容

为解决上述技术问题，本申请提供一种芯片封装结构及电子设备，以实现降低封装结构厚度和质量，并提升封装结构的散热性的目的。

为实现上述目的，本申请提供如下技术方案：

一种芯片封装结构，包括：

倒装设置的待封装芯片，所述待封装芯片上设有多个待引出连接点；

多个电镀引脚，所述多个电镀引脚与多个所述待引出连接点一一对应，且所述电镀引脚和与所述电镀引脚对应的待引出连接点固定连接。

可选的，还包括：

多个防氧化层，所述多个防氧化层与所述多个电镀引脚一一对应，所述防氧化层位于与所述防氧化层对应的电镀引脚背离所述待封装芯片一侧表面。

可选的，所述防氧化层包括电镀金层或高分子材料层。

可选的，所述电镀金层的厚度的取值范围为0μm～1μm。

可选的，还包括：

将所述待封装芯片、所述多个电镀引脚封装在一起的塑封层，所述塑封层至少暴露出所述电镀引脚的一部分。

可选的，所述电镀引脚的高度的取值范围为10μm～100μm。

可选的，所述电镀引脚的直径的取值范围为10μm～300μm。

可选的，所述待引出连接点包括铜柱凸点或锡凸点或金凸点。

可选的，所述待引出连接点的长度的取值范围为5μm～100μm。

一种电子设备，包括如上述任一项所述的芯片封装结构。

从上述技术方案可以看出，本申请提供了一种芯片封装结构及电子设备，其中，所述芯片封装结构将待封装芯片倒装设置，然后通过多个电镀引脚实现待封装芯片的多个待引出连接点的引出，整个芯片封装结构无需引线键合，也无需较大的基岛和含有内引线的框架，有利于降低芯片封装结构的厚度和质量。

并且发明人研究发现，待封装芯片的发热区域主要集中在待封装芯片的表面，因此在本申请实施例提供的封装结构中，将待封装芯片以倒装的方式与多个电镀引脚固定连接，有利于使得待封装芯片的热量直接通过电镀引脚向外散发，无需通过散热性较差的芯片基底散热，从而有利于提升芯片封装结构的散热性。

附图说明