[实用新型]晶圆检测系统及晶圆检测设备

说明书

本实用新型公开了一种晶圆检测系统及其晶圆检测设备，包含承载装置、探针卡、及桥接模块。其中，承载装置包括供待测晶圆放置的承载单元；探针卡包括探测部及导电部，导电部被配置在探测部周边且具有接触面；桥接模块包括朝上凸伸且邻近晶圆置放区并耦接承载单元的多个传导单元。在探测部接触待测晶圆的受测点时，导电部的接触面可同时与传导单元形成耦接关系，从而使测试信号可经由传导单元及导电部而被传递回探针卡，形成测试回路。这样，可以缩短回路的路径长度，提高信号传递时的正确性，也增进检测的正确率。

【技术领域】

本实用新型关于一种半导体元件的检测系统及设备，特别是关于一种用于检测晶圆的晶圆检测系统及晶圆检测设备。

【背景技术】

半导体元件的制造过程通常区分有前段制程与后段制程，前段制程主要包含晶圆处理制程(Wafer Fabrication,Wafer Fab)及晶圆针测制程(Wafer Probe)，后段制程则主要包含IC构装制程(IC Packaging)及具有初步测试(Initial Test)与最终测试的测试制程等几个步骤。

其中，晶圆针测制程可对晶圆中的各个晶粒进行电性功能上的测试，用以在IC构装制程之前就能确认出电性功能不良的晶粒，进而避免此类不良晶粒进入后端制程，达到降低生产成本的目的。

晶圆针测制程的步骤是将探针卡的探针接触晶圆上作为输入端的受测点(例如晶粒上的銲垫)，进而透过探针将测试信号输入至对应的晶粒，检测电路的电性状况，以供晶粒良莠的判断。晶圆的底部为各晶粒的接地端，承载晶圆的载盘(例如：铜盘)具有导电性而作为各个晶粒的共享接地。传统上是将所述载盘额外连接一条电缆，电缆的另一端连接至探针卡，形成一个测试回路，以进行晶圆上每一晶粒的逐一测试。

然而，举例来说，当晶粒的测试条件须使用短脉冲且大电流的信号时，由于这是一种作用时间极短、电流极大(甚至可能需要在小于1μs的时间期间内提供电流大于10A)的脉冲信号，测试回路的路径长度就攸关着测试信号的质量，也对测试结果的正确性产生很大的影响。传统上，通过电缆连接探针卡与载盘的配置方式会使测试回路的路径较长，而较长的传导路径除了缆线本身材质会对所传递的信号产生影响外，也越容易受到电感效应的影响，导致短脉冲且大电流的信号波形往往会产生严重的形变而失真，进而使得检测失准，甚至可能导致无效。

【发明内容】

本实用新型的一目的在于缩短测试回路的路径。

本实用新型的另一目的在于提供大电流测试回路的路径。

本实用新型的再一目的在于减小测试信号的波形失真程度，提高短脉冲且大电流的信号在测试回路中传递时的正确性。

本实用新型的又一目的在于提高晶圆检测的正确率。

为达上述目的及其它目的，本实用新型提出一种晶圆检测系统，包含：承载装置、探针卡、及桥接模块。其中，所述承载装置包括供待测晶圆放置的承载单元，所述承载单元定义有晶圆置放区；所述探针卡被配置为相对所述承载装置，所述探针卡包括探测部及导电部，所述导电部被配置在所述探测部周边且具有接触面；所述桥接模块被提供来适用于与所述承载装置安装在一起，所述桥接模块包括朝上凸伸且邻近所述晶圆置放区的多个传导单元，所述多个传导单元耦接所述承载单元。其中，在所述探针卡的所述探测部接触所述待测晶圆的顶面的一受测点时，所述导电部的所述接触面可与所述多个传导单元的至少其一者形成耦接关系，从而使所述探针卡输出的测试信号于通过所述待测晶圆而自底面传递至所述承载单元后，可经由所述多个传导单元的至少其一者及所述导电部而被传递回所述探针卡，形成一测试回路。

在本实用新型的一实施例中，所述探针卡可包括一基板，所述导电部可为配置在所述基板的底面的一导电层。

在本实用新型的一实施例中，所述导电层可具有一通孔，所述探测部自所述通孔凸伸而出。