[实用新型]一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件

说明书

本实用新型公开了一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件，该器件包括：半导体衬底，在半导体衬底上表面的P型阱区和N型阱区，在P型阱区上的左右对称N型轻掺杂区，在N型轻掺杂区上的N型重掺杂半导体源/漏区，在N型阱区上的左右对称P型轻掺杂区，P型轻掺杂区上的P型重掺杂半导体源/漏区，在NMOS和PMOS源/漏区之间的栅极区，在该栅极区下表面的导电介质区，在NMOS和PMOS之间的STI隔离区，在NMOS和PMOS的源/漏区的源/漏极，在栅极区的控制栅极和分裂栅极。该器件通过改变沟道区掩埋导电介质的掺杂元素、剂量或区域减小沟道比导通电阻，通过控制栅和分裂栅的栅结构，提高该器件的开关速度。

技术领域

本实用新型涉及半导体功率技术领域，具体涉及一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件。

背景技术

功率半导体器件是任何电子系统不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。

新型功率半导体器件中的传统平面型VDMOS存在JFET区域，拥有JFET颈区电阻，会使沟道电阻所占比例明显增大。而传统槽栅VDMOS可以消除传统平面栅VDMOS中存在的JFET区域，增大了器件的沟道密度，降低了器件的比导通电阻。但传统的槽栅VDMOS具有很大的栅漏交叠电容，影响了器件的电学性能。因此为了降低栅漏电容、改善槽栅VDMOS的电学性能，分裂栅结构被提出。为了更好地改善分裂栅功率器件的比导通电阻和沟道漏电流效应和提高功率器件电学性能，本实用新型采用具有掩埋导电介质沟道区分裂栅结构制作半导体功率器件。

实用新型内容

本实用新型为一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件，采用掩埋导电介质的沟道区可以有效地降低沟道电阻所占比例，也可以防止热退化效应和减少源漏间的沟道漏电流效应；采用控制栅、分裂栅和高K绝缘材料，可以有效地降低栅漏之间的漏电流，进而提高了半导体功率器件的电学性能。

本实用新型的技术方案具体如下：

一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件，包括：半导体衬底，P型阱区，N型阱区，N型轻掺杂区，P型轻掺杂区，N型重掺杂半导体源/漏区，P型重掺杂半导体源/漏区，在NMOS栅结构下表面的掩埋导电介质，在PMOS栅结构下表面的掩埋导电介质，栅结构绝缘区，在栅结构绝缘区的两端的控制栅和分裂栅，N型/P型重掺杂半导体源/漏区上表面的源极，控制栅上表面的栅极，分裂栅上表面的栅极，在PMOS和NMOS中间的STI隔离区。

进一步设置，半导体衬底上表面形成P型阱区和N型阱区，该P型阱区和N型阱区之间采用STI隔离区，该STI隔离区为浅沟槽隔离区和采用硅氧化物。

如此设置，采用浅沟槽隔离区可以有效地隔离NMOS和PMOS，防止NMOS和PMOS之间的影响。

进一步设置，P型阱区上设有左右对称的N型轻掺杂区，N型轻掺杂区上设有N型重掺杂半导体源/漏区，N型阱区上设有左右对称的P型轻掺杂区，P型轻掺杂区上设有P型重掺杂半导体源/漏区。

进一步设置，在P型阱区和N型阱区的上表面设置栅结构区，该栅结构区两端分别设有控制栅和分裂栅，栅结构区中的控制栅和分裂栅采用多晶硅材料，栅结构区中的绝缘介质采用高K绝缘材料。

如此设置，采用高K绝缘材料可以减少栅极的漏电流效应，采用控制栅可以调节栅极的电荷集聚量，采用分裂栅可以有效地提高该功率器件开关速度。

进一步设置，在NMOS栅结构下表面设有掩埋导电介质沟道区，该掩埋导电介质材料采用N型重掺杂或者导电材料，在PMOS栅结构的下表面设有掩埋导电介质沟道区，该掩埋导电介质材料采用P型重掺杂或者导电材料。

如此设置，可以有效地减少沟道的比导通电阻。