[实用新型]一种具有多层金属连线的半导体器件

说明书

本实用新型公开了一种具有多层金属连线的半导体器件，包括由下至上按序设置的半导体基底、第一介质层、第一SiN层、第二介质层和第二SiN层，还包括第一金属连线层和第二金属连线层，第一金属连线层嵌设于第一介质层之中，第二金属连线层嵌设于第一SiN层、第二介质层和第二SiN层之中；第一金属连线层的底端与半导体基底相连，顶端与第二金属连线层的底端相连，第二金属连线层的顶端至少部分外露于第二SiN层。通过低介电常数材料减少在导电线或元件间的寄生效应，通过SiN的高防水性阻挡水汽，可实现多层金属连线结构中对减少寄生效应和增加可靠性两个方面的兼顾。

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种具有多层金属连线的半导体器件。

背景技术

目前化合物半导体随着集成度增加，需要更多金属层导线用于器件互连；同时伴随着电子设备终端行业的发展需求，I/O端口增加的同时，芯片尺寸却要求越来越小，随着衍生出的先进封装技术中，同样需要在封装前利用RDL工艺进行I/O的重新布局以保证芯片的高集成度及可靠性。目前在砷化镓半导体器件中多以聚酰亚胺(polyimide)及金制造多层金属连线层的堆迭结构，但现有的多层金属堆迭结构存在导电线或元件间的寄生效应明显的问题或者产品在之后的使用环境受水汽等因素影响而失效的可靠性问题，两者难以兼顾。

实用新型内容

本实用新型的目的在于克服现有技术存在的不足，提供一种具有多层金属连线的半导体器件。

为了实现以上目的，本实用新型的技术方案为：

一种具有多层金属连线的半导体器件，其特征在于：包括由下至上按序设置的半导体基底、第一介质层、第一SiN层、第二介质层和第二SiN层，还包括第一金属连线层和第二金属连线层，第一金属连线层嵌设于第一介质层之中，第二金属连线层嵌设于第一SiN层、第二介质层和第二SiN层之中；第一金属连线层的底端与半导体基底相连，顶端与第二金属连线层的底端相连，第二金属连线层的顶端至少部分外露于第二SiN层。

其中，第二介质层的材料选用低介电常数的材料，例如PBO、BCB、PI中的至少一种。

可选的，所述第一SiN层和第二SiN层的厚度分别为200～800nm。

可选的，所述第二介质层的厚度为6～15μm。

可选的，所述第二介质层的厚度为8μm。

可选的，所述第二介质层的材料为PI、BCB或PBO。

可选的，所述第一SiN层和第二介质层设有通孔，所述第二金属连线层填充通孔并延伸至所述第二介质层表面，所述第二SiN层覆盖第二金属连线层和第二介质层并设有使所述第二金属连线层的顶端至少部分外露的外连口。

可选的，所述第二介质层包括上下叠层，其中下层的材料为PBO或PI，厚度为6～15μm；上层的材料为PBO或BCB，厚度为6～15μm。

可选的，所述第一SiN层和下层设有通孔，所述第二金属连线层填充通孔并延伸至所述下层的表面，所述上层覆盖第二金属连线层和下层，所述第二SiN层覆盖上层，所述上层和第二SiN层设有使所述第二金属连线层的顶端至少部分外露的外连口。

可选的，所述第一SiN层和第二SiN层还覆盖所述第一介质层和第二介质层的侧壁。

可选的，所述半导体基底包括砷化镓基、氮化镓基、碳化硅基的衬底或外延片。

本实用新型的有益效果为：

采用不同介电质材料的复合叠层，通过低介电常数材料减少在导电线或元件间的寄生效应，通过SiN的高防水性阻挡水汽，可实现多层金属连线结构中对减少寄生效应和增加可靠性两个方面的兼顾。

附图说明

图1为实施例1的具有多层金属连线的半导体器件的结构示意图；