[实用新型]一种侦测服务器PCIE开关上下行电路有效
申请号: | 202022177295.3 | 申请日: | 2020-09-28 |
公开(公告)号: | CN213457241U | 公开(公告)日: | 2021-06-15 |
发明(设计)人: | 林雍智 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28 |
代理公司: | 济南舜源专利事务所有限公司 37205 | 代理人: | 李舜江 |
地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 侦测 服务器 pcie 开关 下行 电路 | ||
本实用新型提供一种侦测服务器PCIE开关上下行电路,包括PCIE开关芯片,PCIE开关芯片连接有电源调节器和CPLD;电源调节器和CPLD连接;CPLD连接有指示电路。将PCIE开关芯片某一个GPIO定义为侦测上行电路与下型电路是否有侦测到PCIE装置,若是有侦测到PCIE装置时,PCIE开关芯片GPIO信号输出低电位,反之,则GPIO信号输出高电位,也能透过指示电路做判断,当有正常侦测到上行、下行的PCIE电路时,指示电路亮,反之,指示电路灭。快速又简便的能够得知目前服务器主机板上的各个PCIE侦测状况。
技术领域
本实用新型涉及PCIE信号电路设计技术领域,具体涉及一种侦测服务器PCIE开关上下行电路。
背景技术
目前服务器市场日渐庞大,服务器平台架构也越来越大,各式各样五花八门的处理器芯片、逻辑芯片、电源芯片等等也越来越多并且设计复杂,也有越来越多的PCIE插槽可以使用,因应越来越多的PCIE插槽,CPU所支援的PCIE root port数量也越来越多,很多系统架构会使用到PCIE开关来支持更多的系统PCIE配置。
以通常硬件工程师在验证PCIE信号时,都会将PCIE装置全部插上之后再上电,进到BIOS设定画面看有没有认到装置或是shell模式以及作业系统中确认。
使用此方法时当PCIE开关虽然还能正常工作但是可能出现不遇其的现象导致无法侦测到PCIE装置时,就会需要将整个系统重新启动才能让PCIE开关重新再侦测一次PCIE装置,这无形就会浪费很多时间与人力。
发明内容
针对当PCIE开关虽然还能正常工作但是可能出现不遇其的现象导致无法侦测到PCIE装置时,就会需要将整个系统重新启动才能让PCIE开关重新再侦测一次PCIE装置,这无形就会浪费很多时间与人力的问题,本实用新型提供一种侦测服务器PCIE开关上下行电路。
本实用新型的技术方案是:
本实用新型技术方案提供一种侦测服务器PCIE开关上下行电路,包括PCIE开关芯片,PCIE开关芯片连接有电源调节器和CPLD;
电源调节器和CPLD连接;
CPLD连接有指示电路。
优选地,该电路还包括电源;
PCIE开关芯片通过第一零欧电阻与CPLD连接;其中,第一零欧电阻的第一端与PCIE开关芯片连接,第一零欧电阻的第二端与CPLD连接;
电源通过第一电阻与第一零欧电阻的第二端连接;
PCIE开关芯片通过第一零欧电阻输出GPIO侦测信号到CPLD。电路设计时为了方便测耗电流,使用零欧电阻作为测试点方便进行后续的调试测试。
优选地,CPLD通过第三零欧电阻与电源调节器连接;其中,第三零欧电阻的第一端与CPLD连接,第三零欧电阻的第二端与电源调节器连接;
电源通过第三电阻与第三零欧电阻的第二端连接;
CPLD通过第三零欧电阻输出使能信号到电源调节器,来恢复PCIE开关芯片的电源。
优选地,CPLD通过第二零欧电阻与PCIE开关芯片连接;其中,第二零欧电阻的第一端与CPLD连接,第二零欧电阻的第二端与PCIE开关芯片连接;
电源通过第二电阻与第二零欧电阻的第二端连接;
CPLD通过第二零欧电阻输出PCIE重启信号到PCIE开关芯片。
优选地,该电路还包括时钟缓冲器;
CPLD与时钟缓冲器的输出端连接,时钟缓冲器的输出端与PCIE开关芯片连接;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202022177295.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种抗风浪网箱
- 下一篇:一种预埋箱式钢牛腿结构