[实用新型]一种适用于高速DAC的电流开关驱动器

权利要求书

1.一种适用于高速DAC的电流开关驱动器，其特征是，由同步锁存电路、限幅低交叉电路和电流开关电路组成；

同步锁存电路的采样时钟信号CLK的输入端输入采样时钟信号CLK；同步锁存电路的输入信号VIN的输入端输入输入信号VIN；

同步锁存电路的同步锁存信号D_P的输出端与限幅低交叉电路的同步锁存信号D_P的输入端连接；同步锁存电路的同步锁存信号D_N的输出端与限幅低交叉电路的同步锁存信号D_N的输入端连接；

限幅低交叉电路的开关驱动信号DS_P的输出端与电流开关电路的开关驱动信号DS_P的输入端连接；限幅低交叉电路的开关驱动信号DS_N的输出端与电流开关电路的开关驱动信号DS_N的输入端连接；

电流开关电路的输出信号OUT_P的输出端输出输出信号OUT_P；电流开关电路的输出信号OUT_N的输出端输出输出信号OUT_N。

2.根据权利要求1所述的一种适用于高速DAC的电流开关驱动器，其特征是，

同步锁存电路包括PMOS晶体管P1、P2，以及反相器INV1至INV7；

PMOS晶体管P1的栅极连接PMOS晶体管P2的栅极，并形成同步锁存电路的采样时钟信号CLK的输入端；

反相器INV1的输入端连接反相器INV3的输入端，并形成同步锁存电路的输入信号VIN的输入端；

反相器INV1的输出端经由反相器INV2连接PMOS晶体管P1的源极；反相器INV3的输出端连接PMOS晶体管P2的漏极；

PMOS晶体管P1的漏极、反相器INV4的输入端、反相器INV5的输出端和反相器INV6的输入端相连；反相器INV6的输出端形成同步锁存电路的同步锁存信号D_P的输出端；

PMOS晶体管P2的源极、反相器INV4的输出端、反相器INV5的输入端和反相器INV7的输入端相连；反相器INV7的输出端形成同步锁存电路的同步锁存信号D_N的输出端。

3.根据权利要求1所述的一种适用于高速DAC的电流开关驱动器，其特征是，

限幅低交叉电路包含PMOS晶体管P3至P6，以及NMOS晶体管N1至N4；

PMOS晶体管P3的栅极连接NMOS晶体管N1的栅极，并形成限幅低交叉电路的同步锁存信号D_P的输入端；

PMOS晶体管P3的漏极、NMOS晶体管N1的漏极、NMOS晶体管N3的漏极、PMOS晶体管P5的漏极和PMOS晶体管P5的栅极相连后，形成限幅低交叉电路的开关驱动信号DS_P的输出端；

PMOS晶体管P4的栅极连接NMOS晶体管N2的栅极，并形成限幅低交叉电路的同步锁存信号D_N的输入端；

PMOS晶体管P4的漏极、NMOS晶体管N2的漏极、NMOS晶体管N4的漏极、PMOS晶体管P6的漏极和PMOS晶体管P6的栅极相连后，形成限幅低交叉电路的开关驱动信号DS_N的输出端；

PMOS晶体管P3的源极、NMOS晶体管N3的源极和栅极、PMOS晶体管P4的源极、以及NMOS晶体管N4的源极和栅极同时连接电源VDD；

NMOS晶体管N1的源极、PMOS晶体管P5的源极、NMOS晶体管N2的源极、以及PMOS晶体管P6的源极同时连接地GND。

4.根据权利要求1所述的一种适用于高速DAC的电流开关驱动器，其特征是，

电流开关电路包含PMOS晶体管P7、P8，电阻R1、R2，以及电流源；

PMOS晶体管P7的栅极形成电流开关电路的开关驱动信号DS_P的输入端；PMOS晶体管P7的源极连接电阻R1的一端，并形成电流开关电路的输出信号OUT_P的输出端；

PMOS晶体管P8的栅极形成电流开关电路的开关驱动信号DS_N的输入端；PMOS晶体管P8的源极连接电阻R2的一端，并形成电流开关电路的输出信号OUT_N的输出端；

PMOS晶体管P7的漏极和PMOS晶体管P8的漏极相连后，经由电流源连接电源VDD；

电阻R1的另一端和电阻R2的另一端同时接地GND。