[实用新型]一种适用于高速DAC的电流开关驱动器

说明书

本实用新型公开一种适用于高速DAC的电流开关驱动器，由同步锁存电路、限幅低交叉电路和电流开关电路组成；同步锁存电路的同步锁存电路输入采样时钟信号CLK和输入信号VIN；同步锁存电路的同步锁存信号D_P和D_N的输出端分别连接限幅低交叉电路的同步锁存信号D_P和D_N的输入端；限幅低交叉电路的开关驱动信号DS_P和DS_N的输出端分别连接电流开关电路的开关驱动信号DS_P和DS_N的输入端连接；电流开关电路输出输出信号OUT_P和OUT_N。本实用新型能够有效降低开关信号幅度和开关信号交叉点，并减小版图的面积。

技术领域

本实用新型涉及集成电路设计技术领域，具体涉及一种适用于高速DAC的电流开关驱动器。

背景技术

随着数字信号处理技术的高速发展，电子系统对D/A转换器的速度与精度均提出更高要求。高速高精度D/A转换器是军事电子系统中至关重要的器件，其性能已成为军事通信、雷达、电子对抗等武器系统的瓶颈，其性能指标直接决定了无线发射系统的频带宽度和信号质量。

电流舵DAC是高速DAC的理想结构，而其中的电流开关驱动器是影响高速DAC动态性能的重要因素，电流开关驱动器对高速DAC动态性能的影响因素主要有几个方面：第一个是电流开关驱动信号的不同步，电流舵DAC在信号的传输过程中，由于传输线的长短不一致，以及在电路中存在的寄生电容导致信号延迟，使数字控制信号到达电流源开关管的时间不一致，就会导致输出信号出现毛刺，影响DAC的动态性能。第二个是电流开关驱动信号的时钟馈通，驱动信号进行高速的高低电平切换时，驱动信号与电流开关输出进行电容耦合，使输出电流源的输出电压产生浮动。对于不包含校正电路的DAC来说，会在输出负载电阻上的压降瞬间产生毛刺。第三个就是电流开关的同时关断。当差分驱动信号的上升时间和下降时间完全相等时，则在驱动信号高低电平切换时，会引起PMOS电流开关的同时关断，引起电流源的输出电流的瞬间关闭，使DAC的输出电流出现毛刺。第四是信号的摆幅，一般来说，来自前面模块的信号是数字的，其电压摆幅从地到电源电压水平变化。因此，当这些信号直接应用于开关时，开关速度受到限制，功率消耗增加。

针对于以上的问题，在许多论文也提出了很多的解决方法，比如在低交叉点电路中加入预导通管，使输出的信号下降比较平缓，从而使开关信号的非对称性得到改善，加入信号馈通补偿电路等来改善时钟馈通效应等。但是这样同时会使电路也变得愈加复杂。且传统的开关驱动电路是在信号低交叉点电路后再加一个限幅电路，这样使得电路的面积变大。

实用新型内容

本实用新型所要解决的是传统的电流开关驱动器的驱动开关信号不对称以及转换速率低和版图面积过大的问题，提供一种适用于高速DAC的电流开关驱动器，其能够有效降低开关信号幅度和开关信号交叉点。

为解决上述问题，本实用新型是通过以下技术方案实现的：