[实用新型]一种单向半导体放电管及双向半导体放电管

权利要求书

1.一种单向半导体放电管，其特征在于，包括：

相互并联的第一TSS器件及第一TVS器件；

其中，包括

一P型掺杂的第一半导体衬底，所述第一半导体衬底上表面设置有一预定深度的第一N型掺杂区，所述第一半导体衬底下表面设置有一所述预定深度的第二N型掺杂区；

一第一TSS器件区域；

一第一TVS器件区域，设置于所述第一TSS器件区域的一侧；

所述第一TSS器件区域与所述第一TVS器件区域通过所述第一N型掺杂区及所述第二N型掺杂区实现并联。

2.根据权利要求1所述的单向半导体放电管，其特征在于，所述第一TSS器件包括一PNP型的第一三极管及一NPN型的第二三极管，所述第一三极管的发射极形成所述第一TSS器件的第一电极，所述第一三极管的基极连接所述第二三极管的集电极并进一步连接所述第一TVS器件的第一电极，所述第一三极管的集电极连接所述第二三极管的基极，所述第二三极管的发射极并联所述第一TVS器件的第二电极。

3.根据权利要求2所述的单向半导体放电管，其特征在于，所述第一N型掺杂区中设置有至少一个第一P+掺杂区，至少一个所述第一P+掺杂区顶部与所述第一半导体衬底上表面齐平且深度小于所述第一N型掺杂区，每个所述第一P+掺杂区之间具有间隙；

所述第二N型掺杂区中对应至少一个所述第一P+掺杂区的位置，设置有一第一N+++掺杂区，所述第一N+++掺杂区底部与所述第一半导体衬底下表面齐平且高度小于所述第二N型掺杂区；

至少一个所述第一P+掺杂区，所述第一N型掺杂区，所述第一半导体衬底的对应区域形成所述第一三极管；

所述第一N型掺杂区，所述第一半导体衬底的对应区域，所述第二N型掺杂区及所述第一N+++掺杂区形成所述第二三极管。

4.根据权利要求2所述的单向半导体放电管，其特征在于，所述第一TVS器件为一NPN型的第三三极管，所述第三三极管的集电极形成所述第一TVS器件的第一电极，所述第三三极管的发射极形成所述第一TVS器件的第二电极。

5.根据权利要求4所述的单向半导体放电管，其特征在于，所述第一N型掺杂区中设置有一第一N+掺杂区，所述第一N+掺杂区内设置有一第一N++掺杂区，所述第一N++掺杂区顶部与所述第一N+掺杂区顶部及所述第一半导体衬底上表面齐平，所述第一N++掺杂区深度大于所述第一N型掺杂区并小于所述第一N+掺杂区；

所述第二N型掺杂区中对应所述第一N+掺杂区的位置，设置有一第二N+掺杂区，所述第二N+掺杂区内设置有一第二N++掺杂区，所述第二N++掺杂区底部与所述第二N+掺杂区底部及所述第一半导体衬底下表面齐平，所述第二N++掺杂区高度大于所述第一N型掺杂区并小于所述第二N+掺杂区；

所述第一N+掺杂区底部与所述第二N+掺杂区顶部之间具有间隙；

所述第一N++掺杂区，所述第一N+掺杂区，所述第一半导体衬底的对应位置，所述第二N+掺杂区及所述第二N++掺杂区形成所述第三三极管。

6.根据权利要求3所述的单向半导体放电管，其特征在于，相邻的所述第一P+掺杂区之间设置一第二N+++掺杂区，所述第二N+++掺杂区的顶部与所述第一半导体衬底的顶部齐平且所述第二N+++掺杂区的高度小于所述第一N掺杂区，所述第二N+++掺杂区与所述第一P+掺杂区通过金属电极导通。

7.根据权利要求1所述的单向半导体放电管，其特征在于，还包括一第一绝缘钝化层，覆盖于所述第一TSS器件区域、所述第一TVS器件区域的表面。

8.根据权利要求1所述的单向半导体放电管，其特征在于，所述第一TVS器件为带有负阻的TVS器件；

所述第一TVS器件的击穿电压为10V-100V。