[实用新型]一种具有预置初值功能的串并转换移位寄存器

说明书

本实用新型公开了一种具有预置初值功能的串并转换移位寄存器，其包括多级寄存器单元，每级寄存器单元包括第一D型锁存器、第二D型锁存器、一个三态控制电路和一个时钟电路；第一D型锁存器的数据输出端与第二D型锁存器的数据输入端相连；所述三态控制电路具有三态控制端和数据输入端，用于对移位寄存器单元预设初值。本实用新型的串并转换移位寄存器中，MOS管采用六边形封闭环栅结构，D型锁存器结构内部加入RC滤波电路，实现了抗辐照加固；通过设置时钟信号与输入数据信号相反的传输方向进一步减轻电路的竞争冒险。本实用新型提供的串并转换移位寄存器可满足现阶段空间设备的抗辐射能力要求。

技术领域

本实用新型属于微电子技术领域，具体涉及一种串并转换移位寄存器，尤其涉及一种具有预置初值功能的串并转换移位寄存器。

背景技术

数据传输方式分为并行和串行传输，并行传输指多个数据位同时在设备间传输，传输速度快，一般短距离的传输或者需提高数据传输速度时采用并行传输；串行传输指数据按数位顺序逐位地在设备间传输，任一时间点只有一位数在传输，这种传输方式速度慢，成本低，适合远距离数据传输。对于具有串行传输的应用，在数据传输系统的交换接口处往往需要用到“串并转换移位寄存器”对数据进行整理恢复。

串并转换移位寄存器中，数据从第一级输入，在移位时钟的作用下依次向后一级移动，每级的输出端作为最终的并行输出端之一，除第一级外，每一级的初始输入值都是前一级的输出值。常规的串并转换移位寄存器在工作过程中，不能对每级寄存器的输入进行重设，导致电路的灵活性不高。例如，在大规模电路的调试验证中，如果串并转换移位寄存器在时钟脉冲的作用下连续移动，当遇到故障时，常常需要让电路停止工作，经调试后重启测试程序，这样不仅提高了时间成本，而且不便于对错误进行定位。因此，如何对串并转换移位寄存器进行改进，以增加移位寄存器工作的灵活性，进而简化工作程序，提高工作效率，是目前有待解决的问题。

实用新型内容

本实用新型的目的在于提供一种具有预置初值功能的串并转换移位寄存器，以解决普通串并转换移位寄存器在数据移位过程中难以重新设置的问题，简化工作程序，提高工作效率。

针对数据移位过程中难以重新设置的问题，本实用新型提供了一种具有预置初值功能的串并转换移位寄存器，包括：

多级寄存器单元，每级寄存器单元包括第一D型锁存器、第二D型锁存器、一个三态控制电路和一个时钟电路；第一D型锁存器的数据输出端与第二D型锁存器的数据输入端相连；

三态控制电路具有三态控制端EN和数据输入端Den，用于对移位寄存器单元预设初值；

三态控制电路包括第一反相器、第二反相器、第三反相器、与非门、或非门、PMOS晶体管和NMOS晶体管；三态控制端EN经第一反相器连接至与非门的第一输入端和第三反相器的输入端，数据输入端Den经第二反相器连接至与非门的第二输入端和或非门的第二输入端，与非门的输出端连接至PMOS晶体管的栅极，或非门的输出端连接至NMOS晶体管的栅极，PMOS晶体管和NMOS晶体管的源极分别接电源和地，PMOS晶体管和NMOS晶体管的漏极共同连接至第一D型锁存器的数据输入端。

优选地，第一D型锁存器中的第一或非门的第二输入端为异步置位端，第二或非门的第二输入端为异步复位端；第二D型锁存器中的第一或非门的第二输入端为异步复位端，第二或非门的第二输入端为异步置位端。

优选地，多级寄存器单元的时钟信号端、异步置位端和异步复位端分别连接在一起；除最后一级外的每级寄存器单元的数据输出端接入下一级寄存器单元的数据输入端；每级的输出端作为多个并行输出端之一。

在前述方案的基础上，本实用新型从电路结构和工艺版图上分别对串并转换移位寄存器进行优化设计和抗辐射加固，以提高其抗辐射能力和工作可靠性。