[实用新型]一种绝缘栅双极晶体管终端

说明书

本申请公开了一种绝缘栅双极晶体管终端。该绝缘栅双极晶体管终端包括：第一导电类型的衬底；位于所述衬底靠近第一表面侧的主结、浮动环、沟道截断环、氧化层；以及与所述第一表面相对的场截止层；所述浮动环设置在所述主结和所述沟道截断环之间；所述浮动环与所述主结的间距为预设间距，所述预设间距用于使所述绝缘栅双极晶体管的击穿位置在所述浮动环上。采用本申请提供的绝缘栅双极晶体管终端，可以使得在测试FS‑IGBT的击穿电压时，击穿电流的击穿位置位于浮动环上，从而可以避免由于snap‑back现象导致的测试失败的情况，可以有效提高测试效率。

技术领域

本申请涉及半导体器件技术领域，具体涉及一种绝缘栅双极晶体管终端。

背景技术

场截止型-绝缘栅双极晶体管(Field Stop-Insulated Gate BipolarTransistor，FS-IGBT)是新型的半导体器件。

在FS-IGBT的背面会设置一层场截止层N+层(field stop层)，在场截止层N+层下表面还设置有一层P型重掺杂层P+，这样，会在IGBT的内部形成寄生PN-N+P晶体管结构。

如此，测试IGBT的击穿电压时，在击穿条件下，由于寄生PN-N+P晶体管结构的存在，击穿电流路径上会有大量空穴注入到N型衬底基区N-耗尽区而发生折回(snap-back)现象，从而导致测试失败，测试效率较低。

实用新型内容

本申请实施例的目的是提供一种绝缘栅双极晶体管终端，以避免测试失败，提高测试效率。

本申请的技术方案如下：

提供了一种绝缘栅双极晶体管终端，包括：

第一导电类型的衬底；

位于衬底靠近第一表面侧的主结、浮动环、沟道截断环、氧化层；

以及与所述第一表面相对的场截止层；

浮动环设置在主结和沟道截断环之间；

浮动环与主结的间距为预设间距，预设间距用于使绝缘栅双极晶体管的击穿位置在浮动环上；

第一表面和第二表面相对。

在一个实施例中，浮动环为多个。

在一个实施例中，主结与第一浮动环的间距为预设间距，第一浮动环是所有浮动环中与主结的间距最大的浮动环。

在一个实施例中，第一导电类型为N型；主结、浮动环均为P型；沟道截断环为N型。

在一个实施例中，浮动环与主结之间、任意两个浮动环之间均不相接。

在一个实施例中，该终端还包括P型重掺杂层；

P型重掺杂层位于衬底靠近第二表面侧，并与场截止层的下表面相接。

在一个实施例中，主结、浮动环、沟道截断环均设置在氧化层靠近衬底的表面侧。

在一个实施例中，该终端还包括金属层，所述金属层设置于主结在氧化层的覆盖区内。

本申请的实施例提供的技术方案至少带来以下有益效果：

本申请实施例通过设置浮动环和主结的间距为预设间距，使得在测试FS-IGBT的击穿电压时，击穿电流的击穿位置位于浮动环上。这样，可以使得产生的击穿电流不会直接到达场截止层，从而可以极大的减少空穴注入到N-耗尽区，即不会发生snap-back现象，进而可以避免由于snap-back现象导致的测试失败的情况，可以有效提高测试效率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明