[实用新型]深沟槽功率MOS半导体器件

说明书

本实用新型公开一种深沟槽功率MOS半导体器件，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：位于N型硅片本体上部的P型基体层、位于N型硅片本体中部的轻掺杂N型漂移层、位于N型硅片本体下部的重掺杂N型衬底层；重掺杂N型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于重掺杂N型源极区上表面并延伸覆盖重掺杂N型源极区的凹槽剩余部分；相邻所述MOS器件单胞之间的P型基体层内具有一深凹槽，此深凹槽的下端延伸至轻掺杂N型漂移层的中部。本实用新型深沟槽功率MOS半导体器件提高了重掺杂N型源极区与源极金属层、绝缘介质层的结合力，并能承受更高电压，避免在高压时被击穿。

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种深沟槽功率MOS半导体器件。

背景技术

垂直双扩散功率器件是栅控型多子导电器件，具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛用于各种功率电子系统的电源模块，起着功率变换或功率转换的作用，是功率集成电路及功率集成系统的核心元器件之一。现有器件，整体耐高压能力较弱，如何改善成为本领域技术人员努力的方向。

发明内容

本实用新型的目的是提供一种深沟槽功率MOS半导体器件，该深沟槽功率MOS半导体器件提高了重掺杂N型源极区与源极金属层、绝缘介质层的结合力，并能承受更高电压，避免在高压时被击穿。

为达到上述目的，本实用新型采用的技术方案是：一种深沟槽功率MOS半导体器件，所述MOS器件包括至少2个MOS器件单胞，所述MOS器件单胞进一步包括：位于N型硅片本体上部的P型基体层、位于N型硅片本体中部的轻掺杂N型漂移层、位于N型硅片本体下部的重掺杂N型衬底层，位于P型基体层中的沟槽从P型基体层上表面延伸至轻掺杂N型漂移层内，此沟槽内具有一栅极多晶硅部，此栅极多晶硅部与沟槽之间通过一栅极氧化隔离层；

位于所述P型基体层上部且在沟槽周边具有一重掺杂N型源极区，一漏极金属层位于重掺杂N型衬底层与轻掺杂N型漂移层相背的表面，所述重掺杂N型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于重掺杂N型源极区上表面并延伸覆盖重掺杂N型源极区的凹槽剩余部分；

相邻所述MOS器件单胞之间的P型基体层内具有一深凹槽，此深凹槽的下端延伸至轻掺杂N型漂移层的中部，此深凹槽内填充有一绝缘二氧化硅部，此深凹槽上表面覆盖有一第二绝缘介质层。

上述技术方案中进一步改进的方案如下：

1. 上述方案中，所述P型基体层为中掺杂P型基体层。

2. 上述方案中，所述沟槽与重掺杂N型源极区的深度比为10：2~4。

3. 上述方案中，所述沟槽延伸至轻掺杂N型漂移层的上部。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型深沟槽功率MOS半导体器件，其重掺杂N型源极区上表面开有一凹槽，一绝缘介质层覆盖所述沟槽和栅极多晶硅部上表面并延伸覆盖凹槽一部分，一源极金属层覆盖于和重掺杂P型植入区上表面并延伸覆盖重掺杂N型源极区的凹槽剩余部分，提高了重掺杂N型源极区与源极金属层、绝缘介质层的结合力，并降低了欧姆接触电阻。

2、本实用新型深沟槽功率MOS半导体器件，其相邻所述MOS器件单胞之间的P型基体层内具有一深凹槽，此深凹槽的下端延伸至轻掺杂N型漂移层的中部，此深凹槽内填充有一绝缘二氧化硅部，此深凹槽上表面覆盖有一第二绝缘介质层，使得隔离区域的电场曲线趋于平缓，从而能承受更高电压，避免在高压时被击穿。

附图说明

附图1为本实用新型深沟槽功率MOS半导体器件的结构示意图。