[实用新型]一种超低相噪铷钟

权利要求书

1.一种超低相噪铷钟，其特征在于，包括缓冲器，控制单元，模拟锁相环，铷钟和噪声处理单元，所述缓冲器连接控制单元，用于接收外参考输入信号并传输给控制单元，外参考输入信号在控制单元中进行鉴相，控制单元接收铷钟传输的铷钟频率，并根据实时鉴相值和铷钟频率计算外参考输入信号与铷钟频率的频率差，实时调节铷钟频率，铷钟频率经模拟锁相环处理后输出标准频率信号，标准频率信号经噪声处理单元处理后输出三路频率信号。

2.根据权利要求1所述的超低相噪铷钟，其特征在于，所述模拟锁相环包括鉴频鉴相器，环路滤波器和晶体振荡器，所述鉴频鉴相器将接收的铷钟频率和晶体振荡器输出频率进行处理后转换为模拟电压值传输给晶体振荡器，控制晶体振荡器输出标准频率信号。

3.根据权利要求2所述的超低相噪铷钟，其特征在于，所述模拟锁相环还包括运算放大器，所述运算放大器的一端连接环路滤波器，另一端连接晶体振荡器。

4.根据权利要求2所述的超低相噪铷钟，其特征在于，所述鉴频鉴相器接收铷钟频率和晶体振荡器输出频率进行锁相控制，并输出电压信号到所述环路滤波器，经环路滤波器处理后输出压控信号输出到晶体振荡器，实现晶体振荡器输出频率的锁相控制，所述晶体振荡器将锁相后的高精度频率信号输出。

5.根据权利要求2所述的超低相噪铷钟，其特征在于，所述环路滤波器包括第一电容，第二电容和第一电阻，所述第一电容的第一端分别连接鉴频鉴相器和第一电阻的第一端，第二端接地，第一电阻的第二端分别连接运算放大器和第二电容的第一端，第二电容的第二端接地。

6.根据权利要求1所述的超低相噪铷钟，其特征在于，所述控制单元包括铷钟控制单元和数字锁相环，外参考输入信号输入到数字锁相环中进行倍频，倍频后输出系统时钟至铷钟控制单元。

7.根据权利要求6所述的超低相噪铷钟，其特征在于，所述数字锁相环包括倍频器，时间数字转换器和频偏计算单元，所述铷钟输出的铷钟频率输入至倍频器中进行倍频，倍频后的频率信号输入至数字锁相环进行鉴相，鉴相值进入频偏计算单元计算本地铷钟频偏并传输至铷钟控制单元。

8.根据权利要求1所述的超低相噪铷钟，其特征在于，所述噪声处理单元包括缓冲器和低通滤波器，缓冲器用于将晶体振荡器的输出频率进行缓冲后输出三路频率信号，其中一路频率信号经过低通滤波器后整形输出正弦信号。

9.根据权利要求1所述的超低相噪铷钟，其特征在于，所述外参考输入信号包括1PPS，B码或频率中的任一种。