[实用新型]一种超低相噪铷钟

说明书

本实用新型公开了一种超低相噪铷钟，包括缓冲器，控制单元，模拟锁相环，铷钟和噪声处理单元，所述缓冲器连接控制单元，用于接收外参考输入信号并传输给控制单元，外参考输入信号在控制单元中进行鉴相，控制单元接收铷钟传输的铷钟频率，并根据实时鉴相值和铷钟频率计算外参考输入信号与铷钟频率的频率差，实时调节铷钟频率，铷钟频率经模拟锁相环处理后输出标准频率信号，标准频率信号经噪声处理单元处理后输出三路频率信号。本实用新型通过调节模拟锁相环环路带宽，可实现低相噪频率输出。

技术领域

本实用新型涉及通讯领域，尤其涉及一种超低相噪铷钟。

背景技术

随着科技的发展和社会的进步，特别是随着北斗卫星导航系统的迅速发展，授时功能越来越受到广泛应用，军事、电力、通信、交通、广播电视、金融等行业，均需要精确的时间同步系统，近年来随着时间同步系统的逐渐推广使用，由于卫星时间源的授时方式(很容易干扰)、守时技术、冗余技术、可靠性等原因，各个时间同步系统的性能也是参差不齐。在一些行业，比如实验室、时频设备对基准频率源需求也越来越高，业界铷钟模块一般只关注频率精度，其相位噪声及稳定度较差，即使有些厂家内置低相噪晶体振荡器，其水平依然较差，无法兼容稳定度及相噪。目前业界的铷钟模块短稳大概在5E-12@1s水平，相噪也只有-160dBc@10KHz的水平。目前业界铷钟稳定度没有1～100秒均1E-12的成熟产品。

实用新型内容

针对上述技术问题，本实用新型提供了一种超低相噪超高稳定度的铷钟。

本实用新型提供一种超低相噪铷钟，包括缓冲器，控制单元，模拟锁相环，铷钟和噪声处理单元，所述缓冲器连接控制单元，用于接收外参考输入信号并传输给控制单元，外参考输入信号在控制单元中进行鉴相，控制单元接收铷钟传输的铷钟频率，并根据实时鉴相值和铷钟频率计算外参考输入信号与铷钟频率的频率差，实时调节铷钟频率，铷钟频率经模拟锁相环处理后输出标准频率信号，标准频率信号经噪声处理单元处理后输出三路频率信号。

可选地，所述模拟锁相环包括鉴频鉴相器，环路滤波器和晶体振荡器，所述鉴频鉴相器将接收的铷钟频率和晶体振荡器输出频率进行处理后转换为模拟电压值传输给晶体振荡器，控制晶体振荡器输出标准频率信号。

可选地，所述模拟锁相环还包括运算放大器，所述运算放大器的一端连接环路滤波器，另一端连接晶体振荡器。

可选地，所述鉴频鉴相器接收铷钟频率和晶体振荡器输出频率进行锁相控制，并输出电压信号到所述晶体振荡器的压控端，实现晶体振荡器输出频率的锁相控制，所述晶体振荡器将锁相后的高精度频率信号输出。

可选地，所述环路滤波器包括第一电容，第二电容和第一电阻，所述第一电容的第一端分别连接鉴频鉴相器和第一电阻的第一端，第二端接地，第一电阻的第二端分别连接运算放大器和第二电容的第一端，第二电容的第二端接地。

可选地，所述控制单元包括铷钟控制单元和数字锁相环，外参考输入信号输入到数字锁相环中进行倍频，倍频后输出系统时钟至铷钟控制单元。

可选地，所述数字锁相环包括倍频器，时间数字转换器和频偏计算单元，所述铷钟输出的铷钟频率输入至倍频器中进行倍频，倍频后的频率信号输入至数字锁相环进行鉴相，鉴相值进入频偏计算单元计算本地铷钟频偏并传输至铷钟控制单元。

可选地，所述噪声处理单元包括缓冲器和低通滤波器，所述缓冲器用于将晶体振荡器的输出频率进行缓冲后输出三路频率信号，其中一路频率信号经过低通滤波器后整形输出正弦信号。

可选地，所述外参考输入信号包括1PPS，B码或频率中的任一种。