[实用新型]一种GaN晶体管驱动电路

说明书

本实用新型涉及一种GaN晶体管驱动电路。其用于驱动一被驱动GaN晶体管，包括上下管电路和上下管控制电路，所述上下管电路包括上管和下管，所述上管和下管均为GaN晶体管，所述上管的漏极与电源电压(VCC)相连，栅极与数字输入(VIN)相连，源极与下管的漏极相连，并作为GaN晶体管驱动电路的输出与被驱动GaN晶体管的栅极相连；下管的栅极与上下管控制电路相连接；该上下管控制电路利用母线电压(VD)、电源电压(VCC)以及数字输入(VIN)，对所述下管进行控制，从而使所述GaN晶体管驱动电路的输出与数字输入(VIN)同相，所述上下管控制电路包括晶体管，并且所包括的晶体管均为GaN晶体管，在栅极被施加高于阈值电压的电压时导通。

技术领域

本实用新型涉及GaN晶体管，尤其涉及GaN晶体管驱动电路。

背景技术

随着电力电子系统的快速发展，功率半导体器件市场得到了快速的发展。硅基器件的性能已经逐渐达到了材料的理论极限，越来越不能满足现代高功率电力电子系统的需求。在这种情况下，以GaN、SiC为代表的第三代宽禁带半导体逐渐取代了Si材料而成为了高温高频环境下器件设计的首选。

现有Si器件的栅极驱动器不适用于GaN器件的驱动，主要表现在增强型GaN晶体管的栅极驱动电压较低(6V)，而栅极击穿电压与完全开通电压之间的差值也很低(3V)。传统的使用SiMOSFET产生栅极电压的栅极驱动器虽然对于大多数Si MOSFET器件有效，但是它却不能为GaN器件提供低压栅极电压。不仅如此，现有的驱动采用的是与GaN不兼容的Si工艺制造，因此会增加栅极回路的电感，由于GaN器件开通速度在纳秒级别，功率回路的dV/dt普遍大于100V/ns，这会导致栅极回路感应形成巨大的震荡。因此，使用传统的栅极驱动器直接驱动GaN器件不仅可能会造成器件击穿，从而使得系统失效，还会引入电路震荡影响系统效率提升。

另一方面，现有技术中完全集成的GaN驱动器虽然可以有效的驱动主GaN器件正常工作，但是驱动器的内部结构往往较为复杂，开通和关断延迟较长。

发明内容

本实用新型鉴于现有技术的以上情况作出，用于克服或缓解现有技术中存在的一个或更多个技术问题，至少提供一种有益的选择。

根据本实用新型的一个方面，提供了一种GaN晶体管驱动电路，所述GaN晶体管驱动电路包括上下管电路和上下管控制电路，所述上下管电路包括上管和下管所述上管和所述下管均为GaN晶体管，所述上管的漏极与电源电压相连，所述上管的栅极与数字输入相连，所述上管的源极与所述下管的漏极相连，并作为所述GaN晶体管驱动电路的输出与所述被驱动GaN晶体管的栅极相连；所述下管的栅极与所述上下管控制电路相连接；所述上下管控制电路利用工作电压、电源电压以及数字输入，对所述下管进行控制，从而使所述GaN晶体管驱动电路的输出与数字输入同相，所述上下管控制电路包括晶体管，并且所包括的晶体管均为GaN晶体管，在栅极被施加高于阈值电压的电压时导通。

根据本实用新型的实施方式，驱动电路结构简单，延迟短。

依据本实用新型的一些实施方式，GaN晶体管驱动电路和GaN功率器件集成在单个芯片中，可以缩减系统的体积，降低功耗。

附图说明

结合附图，可以更好地理解本实用新型，在附图中：

图1是依据本实用新型一种实施方式的GaN晶体管驱动电路的概略示意图；

图2示出了依据本实用新型的另一种实施方式的GaN晶体管驱动电路的示意图；

图3示出了依据图4所示的实施方式的输入输出波形；

图4示出了依据本实用新型的再一种实施方式的GaN晶体管驱动电路的示意图；以及

图5示出了依据图4所示的实施方式的输入输出波形。

具体实施方式