[实用新型]一种高精度芯片测试时间成本分析系统有效
| 申请号： | 202022657165.X | 申请日： | 2020-11-17 |
| 公开（公告）号： | CN213600832U | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 张经祥;魏津;杜宇 | 申请（专利权）人： | 胜达克半导体科技（上海）有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 上海唯智赢专利代理事务所(普通合伙) 31293 | 代理人： | 刘朵朵 |
| 地址： | 201799 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 高精度 芯片 测试 时间 成本 分析 系统 | ||
1.一种高精度芯片测试时间成本分析系统，其特征在于，包括FPGA计时模块；
所述FPGA计时模块分别与集成电路自动测试机和待测试模块连接；
所述FPGA计时模块通过数据传输模块与上位机实现数据通讯。
2.根据权利要求1所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述待测试模块为机械手臂。
3.根据权利要求2所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述待测试模块与集成电路自动测试机连接且由集成电路自动测试机控制。
4.根据权利要求1所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述数据传输模块为PCIE数据传输硬件。
5.根据权利要求4所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述FPGA计时模块包括PCIE通讯子模块、条件触发电路及计时器；
所述PCIE通讯子模块与数据传输模块连接，所述PCIE通讯子模块、条件触发电路及计时器依次连接，所述计时器通过其内的温度补偿电路对高精度晶振实现温度补偿，从而实现高精度计时。
6.根据权利要求1所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述上位机上安有上位机软件，所述上位机软件包括依次连接的数据采集软件模块、数据分析软件模块、报表生成软件模块及UI显示软件模块。
7.根据权利要求6所述的一种高精度芯片测试时间成本分析系统，其特征在于，所述上位机为计算机。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胜达克半导体科技（上海）有限公司，未经胜达克半导体科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202022657165.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种一体化可移动式锂电源
- 下一篇：一种智能消防报警系统
