[实用新型]一种高精度芯片测试时间成本分析系统

说明书

本实用新型公开了一种高精度芯片测试时间成本分析系统，包括FPGA计时模块；FPGA计时模块分别与集成电路自动测试机和待测试模块连接；FPGA计时模块通过数据传输模块与上位机实现数据通讯。本实用新型的高精度芯片测试时间成本分析系统，采用硬件计时的方式即设置FPGA计时模块实现对芯片测试时间的高精度计时，测试精度可以达到10^‑8秒，远远优于同类传统ATE测试机的计时精度；硬件计时这一方式避免了上位机性能差异对计算测试所用时间的影响；整体结构较为简单，能够方便地对现有的装置进行改造，极具应用前景。

技术领域

本实用新型属于半导体技术领域，涉及一种高精度芯片测试时间成本分析系统。

背景技术

集成电路(芯片)自动测试机(AutomaticTestEquipment)于半导体产业意指集成电路(IC)自动测试机，用于检测集成电路功能之完整性，为集成电路生产制造之最后流程，以确保集成电路生产制造之品质。

当前的很多芯片测试机均提供对测试时间的分析，但由于其大多采用上位机软件计时的方式(其芯片测试时间方向系统的结构示意图如图1所示)，不同电脑的性能差异会影响精确计算测试所用时间。由于无法精准的计算时间，当前测试机产品无法提供基于时间的对芯片各个测试项目成本的精细分析，更加不能分段的对各类测试环节，比如机械手臂的换料时间及ATE测试机(即集成电路自动测试机)各种测试项目的精细时间。这导致芯片测试机用户及厂家均无法掌握测试环节的精确时间，导致其无法对测试环节以及测试设备(ATE测试机、机械手臂)等做出更好的优化和成本评估。

因此，开发一种对芯片测试时间成本进行高精度分析的装置或系统极具现实意义。

实用新型内容

本实用新型的目的在于克服现有技术无法实现对芯片测试时间成本的高精度分析的缺陷，提供一种对芯片测试时间成本进行高精度分析的系统。

为实现上述目的，本实用新型提供如下技术方案：

一种高精度芯片测试时间成本分析系统，包括FPGA计时模块；

所述FPGA计时模块分别与集成电路自动测试机和待测试模块连接；

所述FPGA计时模块通过数据传输模块与上位机实现数据通讯。

本实用新型的高精度芯片测试时间成本分析系统，采用硬件计时的方式即设置FPGA计时模块实现对芯片测试时间的高精度计时，测试精度可以达到10^-8秒，远远优于同类传统ATE测试机的计时精度，同时硬件计时这一方式避免了上位机性能差异对计算测试所用时间的影响，极具应用前景。

作为优选的技术方案：

如上所述的一种高精度芯片测试时间成本分析系统，所述待测试模块为机械手臂。本实用新型的保护范围并不仅限于此，此处仅以机械手臂为例，其他设备也可适用。

如上所述的一种高精度芯片测试时间成本分析系统，所述待测试模块(机械手臂)与集成电路自动测试机连接且机械手臂由集成电路自动测试机控制。

如上所述的一种高精度芯片测试时间成本分析系统，所述数据传输模块为PCIE数据传输硬件，即可为数据连接线，也可为无线传输模块。

如上所述的一种高精度芯片测试时间成本分析系统，所述FPGA计时模块包括PCIE通讯子模块、条件触发电路及计时器；

所述PCIE通讯子模块与数据传输模块连接，所述PCIE通讯子模块、条件触发电路及计时器依次连接，所述计时器通过其内的高精度晶振实现高精度计时。PCIE通讯子模块获取上位机通过数据传输模块传输过来的测试计时信号后条件触发电路触发，计时器启动(具有温度补偿功能的高精度晶振工作)开始计时。