[实用新型]一种超低功耗抗单粒子翻转的静态随机存取存储器

说明书

一种超低功耗抗单粒子翻转的静态随机存取存储器，解决了现有SRAM存储器容易受到单粒子翻转的影响的问题，属于集成电路技术领域。本实用新型采用12个晶体管，其中PMOS晶体管P1～P6为上拉晶体管，NMOS晶体管N1～N4为下拉晶体管，NMOS晶体管N5～N6为存取晶体管。这些上拉、下拉和存取晶体管形成四个存储节点，即节点Q、QN、S1和S0。字线与存取晶体管的栅极相连，位线BL和BLN与存取晶体管的源极相连。本实用新型的存储器能够正确地实现读、写和保持操作，且使四个节点存在抗单粒子翻转恢复机制，实现超低静态功耗抗单节点翻转。

技术领域

本实用新型涉及一种超低功耗抗单粒子翻转的静态随机存取存储器，属于集成电路技术领域。

背景技术

在空间辐射环境中存在的高能粒子撞击CMOS集成电路的敏感区域时会引起单粒子翻转(Single Event Upset，SEU)，从而导致电路操作的瞬时中断、逻辑状态的变化，甚至对电子设备或集成电路造成永久性的损坏。静态随机存取存储器(Static Random AccessMemory，SRAM)作为高速缓存(cache)的重要组成部分，在现代嵌入式处理器中得到了广泛的应用。它在中央处理器(Central Processing Unit，CPU)和内存之间的数据交互中起着重要的作用。这些数据交互是信息安全的关键，这就需要SRAM存储器具有极高的可靠性。然而，器件尺寸随着CMOS集成电路的发展不断缩小，使得SRAM存储器越来越容易受到单粒子翻转的影响，导致存储数据发生翻转。因此，设计抗单粒子翻转加固SRAM存储器已成为电子系统迫切需求。

发明内容

针对现有SRAM存储器容易受到单粒子翻转的影响的问题，本实用新型提供一种超低功耗抗单粒子翻转的静态随机存取存储器。

本实用新型的一种超低功耗抗单粒子翻转的静态随机存取存储器，

包括PMOS晶体管P1～P6、NMOS晶体管N1～N6；

PMOS管P3的栅极、NMOS晶体管N1的栅极、NMOS晶体管N3的漏极、NMOS晶体管N4的栅极、NMOS晶体管N6的漏极和PMOS管P6的漏极同时连接，连接节点为QN；

PMOS管P4的栅极、PMOS管P5的漏极、NMOS晶体管N2的栅极、NMOS晶体管N3的栅极、NMOS晶体管N4的漏极和NMOS晶体管N5的漏极同时连接,连接节点为Q；

PMOS管P3的漏极与PMOS管P5的源极及PMOS管P1的源极同时连接，PMOS管P4的漏极与PMOS管P6的源极及PMOS管P2的源极同时连接；

PMOS管P3的源极与PMOS管P4的源极与电源的正极同时连接；

PMOS管P1的栅极、PMOS管P2的漏极、PMOS管P5的栅极和NMOS晶体管N2的漏极同时连接,连接节点为S1；

PMOS管P2的栅极、PMOS管P1的漏极、PMOS管P6的栅极和NMOS晶体管N1的漏极同时连接,连接节点为S0；

NMOS晶体管N1的源极、NMOS晶体管N2的源极、NMOS晶体管N3的源极和NMOS晶体管N4的源极与电源的负极同时连接；

NMOS晶体管N5的栅极与NMOS晶体管N6的栅极连接字线WL；

NMOS晶体管N5的源极连接位线BL，NMOS晶体管N6的源极连接位线BLN。

作为优选，PMOS管P3与PMOS管P1和PMOS管P5之间通过浅沟槽隔离技术进行隔离，版图加固时PMOS管P4与PMOS管P2和PMOS管P6之间通过浅沟槽隔离技术进行隔离。

作为优选，版图加固时节点Q和节点S0之间插入了P阱接触，节点QN和节点S1之间插入了P阱接触。