[实用新型]一种封装结构及封装芯片

说明书

本申请公开了一种封装结构及封装芯片，该封装结构在第一绝缘层的基础上设置了第二绝缘层，第二绝缘层即起到对接触金属层的防氧化保护，也配合第一绝缘层作为应力释放层存在，用于释放连接端子在制备时产生的较大应力，避免了晶圆上的顶层金属层和顶层钝化层由于过大应力而损毁的问题，降低了对于晶圆上的顶层金属层和顶层钝化层的抗应力要求，从而使得顶层金属层的表面面积可以小于接触金属层的面积，解决了晶圆上顶层金属与接触金属的尺寸限制的问题，可以将顶层金属层的面积做的较小，有利于减小晶圆的使用面积，从而降低封装芯片的整体成本和尺寸。另外，封装结构无需设置双层接触金属层，有利于进一步降低封装结构的成本。

技术领域

本申请涉及半导体技术领域，更具体地说，涉及一种封装结构及封装芯片。

背景技术

晶圆级封装(Wafer Level Package，WLP)是以球栅阵列封装(Ball Grid ArrayPackage，BGA)技术为基础，经过改进和提高的芯片级封装(Chip Scale Package，CSP)技术。晶圆级封装以晶圆为加工对象，在晶圆上同时对众多芯片进行封装、老化、测试，最后切割成单个器件，它可以使封装尺寸减小，从而大幅降低生产成本。

现有技术中的晶圆级封装结构受限于晶圆上顶层金属与封装结构中的接触金属的尺寸限制，导致最终获得的封装芯片的尺寸无法进一步缩小，无法满足进一步小型化的要求。

实用新型内容

为解决上述技术问题，本申请提供了一种封装结构及封装芯片，以实现缩小封装芯片的尺寸的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种封装结构，用于晶圆封装，所述晶圆一侧设置有顶层金属层和位于所述顶层金属层四周的顶层钝化层；所述封装结构包括：

第一绝缘层，所述第一绝缘层位于所述顶层钝化层背离所述晶圆一侧，所述第一绝缘层包括第一开口，所述第一开口暴露出部分所述顶层金属层；

接触金属层，所述接触金属层覆盖所述第一开口暴露出的所述顶层金属层以及部分所述第一绝缘层；

第二绝缘层，所述第二绝缘层位于所述第一绝缘层背离所述晶圆一侧，所述第二绝缘层包括第二开口，所述第二开口暴露出部分所述接触金属层；

连接端子，所述连接端子设置于所述接触金属层背离所述晶圆一侧，且所述连接端子覆盖部分所述第二绝缘层。

可选的，所述接触金属层沿平行于所述晶圆表面方向上的长度大于所述顶层金属层沿平行于所述晶圆表面方向上的长度。

可选的，所述接触金属层的厚度大于或等于7.5μm。

可选的，还包括：

种子金属层，所述种子金属层位于所述接触金属层与所述第一绝缘层以及所述顶层金属层之间。

可选的，所述种子金属层包括钛金属层和铜金属层；

所述铜金属层位于所述钛金属层背离所述晶圆一侧。

可选的，所述第一开口、所述第二开口在所述晶圆上的投影为圆形，所述接触金属层在所述晶圆上的投影为同心圆，所述顶层金属层在所述晶圆上的投影为圆形，所述第一开口、所述第二开口、所述接触金属层和所述顶层金属层的几何中心为同一直线。

一种封装芯片，包括：晶圆和如上述任一项所述的封装结构。