[实用新型]芯片封装结构及存储器

说明书

本实用新型公开一种芯片封装结构，该芯片封装结构包括PCB基板和位于所述PCB基板上且从下至上依次设置的DRAM芯片晶圆、FOW层及FLASH芯片晶圆，其中，所述DRAM芯片晶圆为依次堆叠的若干个，相邻所述DRAM芯片晶圆之间设有第一垫层，所述FOW层与所述DRAM芯片晶圆错位设置以构成位于所述FOW层与PCB基板之间的悬空区域，所述悬空区域内设置有位于所述PCB基板上、用于支撑所述FOW层的垫片。本实用新型的芯片封装结构封装操作条件稳定可靠，并且有助于降低成本，提升存储产品质量以及数据传输的稳定性。此外，本实用新型还公开一种存储器。

技术领域

本实用新型涉及芯片封装技术领域，特别涉及一种芯片封装结构及存储器。

背景技术

现代便捷式电子产品对微电子封装提出了更高的要求，其对更轻、更薄、更小、高可靠性、低功耗的不断追求，推动着微电子封装朝着密度更高的三维立体封装方式发展。

其中，多芯片堆叠技术是三维立体封装的基本工作，特别是针对存储类产品，多层芯片堆叠技术决定了产品尺寸能够缩小的程度以及产品元件的集成度。

在目前现有的芯片封装结构内，不同规格、类型、大小的芯片晶圆互相堆叠，位于上层位置的芯片晶圆一般呈悬空状态，因芯片晶圆较薄的原因，在做打线操作时，芯片晶圆碎裂的概率较大，封装操作条件不够稳定、不够可靠；此外，若芯片晶圆之间间距过大，由于金线非常细，在打线时也会容易发生金线断裂，即使打线成功，过长的金线会使得成本增加，以及在后续的封装过程中也会因外力原因而更为容易断裂；若芯片晶圆之间间距过小，金线上所形成的弧度部分易碰触到上方芯片晶圆而出现短路的情况，影响存储产品质量以及数据传输的稳定性。

实用新型内容

本实用新型的主要目的是提出一种芯片封装结构，旨在解决背景技术中所存在的技术问题。

为实现上述目的，本实用新型提出一种芯片封装结构，该芯片封装结构包括PCB基板和位于所述PCB基板上且从下至上依次设置的DRAM芯片晶圆、FOW层及FLASH芯片晶圆，其中，

所述DRAM芯片晶圆为依次堆叠的若干个，相邻所述DRAM芯片晶圆之间设有第一垫层，所述FOW层与所述DRAM芯片晶圆错位设置以构成位于所述FOW层与PCB基板之间的悬空区域，所述悬空区域内设置有位于所述PCB基板上、用于支撑所述FOW层的垫片。

优选地，所述FLASH芯片晶圆为依次堆叠的若干个，相邻所述FLASH芯片晶圆之间设有第二垫层。

优选地，所述第一垫层和第二垫层的高度为10μm～20μm。

优选地，所述DRAM芯片晶圆的上表面设有若干第一端口，相邻所述DRAM芯片晶圆之间错位设置，若干所述第一端口显露于其错位位置处；

和/或，所述FLASH芯片晶圆的上表面设有若干第二端口，相邻所述FLASH芯片晶圆之间错位设置，若干所述第二端口显露于其错位位置处。

优选地，所述PCB基板与底部的所述DRAM芯片晶圆之间设有第三垫层。

优选地，所述第三垫层的高度为50μm。

优选地，所述FOW层的高度为50μm～100μm。

优选地，所述垫片为间隔设置的若干个。

优选地，所述PCB基板的上表面设有金手指接口，所述PCB基板的下表面设有若干个锡球。

本实用新型还提出一种存储器，该存储器包括主板和前述记载的所述的芯片封装结构，所述芯片封装结构设置在所述主板上；所述芯片封装结构包括PCB基板和位于所述PCB基板上且从下至上依次设置的DRAM芯片晶圆、FOW层及FLASH芯片晶圆，其中，