[实用新型]芯片内部地平面版图结构

说明书

本实用新型公开了新型芯片内部地平面版图结构，属于芯片设计技术领域。芯片内部地平面版图采用地线单元阵列进行平面铺设，地线单元阵列包括多个相互之间能够完整对接的地线单元。所有接地区域实现全面积铺设，层与层之间通过大量的通孔充分连接，减少地线寄生电阻；地线单元满足全部工艺需求，因此对于任意宽度、面积和形状的接地版图区域，均不需要考虑金属密度以及打孔工艺的问题，地线单元阵列适合大部分的版图设计工艺；尽可能大的接地面积将IR DROP尽可能的降到最小，从而保证各模块的地电位一致；调用多个地线单元构成阵列时，各地线单元之间无缝对接，不易出错、铺设方便。

技术领域

本实用新型属于芯片设计技术领域，更具体地，涉及芯片内部地平面版图结构。

背景技术

芯片版图结构中各模块，特别是射频电路模块，需要良好的接地。

现有技术中，各模块的地线需要由长线连接到地连线引脚(PAD)，因此长地线占用了较大的版图面积，并且走线过长，还导致过大的寄生电感和电源和地网络上电压下降或升高(IR DROP)。

此外，如果长走线采用大面积的金属层地线，会导致版图上金属局部密度过高，影响良率，也不满足版图设计规则；传统的大面积的金属连线接地，会导致接地寄生较大，并且在CMOS/SiGe/SOI等硅基工艺中无法实现；

在处理各模块到地PAD的距离不同、金属密度以及打孔工艺等各类问题时，不同的版图工程师的处理方式不同，因此会导致各模块地线到地PAD的走线长短、宽度各不相同，进而导致模块之间的局部地电位也各不相同；甚至，在版图设计过程中出现地线走线混乱、走线过窄不易被发现、版图设计效率低，容易出现地接触非常差的情况，极端情况下还会出现由于走线过细导致接地处熔断的问题。

实用新型内容

本实用新型的目的是，为了克服现有技术所存在的不足而提出了芯片内部地平面版图结构，采用地线单元组成阵列对芯片内部地线版图区域进行平面铺设，实现面接地。

本实用新型提出如下技术方案。

芯片内部地平面版图采用地线单元阵列进行平面铺设，地线单元阵列包括多个相互之间能够完整对接的地线单元。

每个地线单元包括有源层和k层金属，有源层与第一层金属之间采用多个通孔连接，第一层金属与第二层金属之间采用多个通孔连接，以此类推，第k-1层金属与第k层金属之间采用多个通孔连接。

优选地，

以工艺规则要求的金属密度为限值，各层金属的宽度按最大值设计。

优选地，

有源层与第一层金属之间通孔的数量由有源层与第一层金属投影重叠的面积决定，相邻两层金属之间通孔的数量由相邻两层金属投影重叠的面积决定。

优选地，

地线单元阵列铺设在被保护信号线的正上方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

优选地，

地线单元阵列铺设在被保护信号线的正下方，为被保护信号线提供接地通路，被保护信号线与地线单元阵列之间通过各层金属之间的多个通孔连接。

优选地，

被保护信号线从地线单元阵列中穿过时，将各地线单元中第m层金属删除，并将被保护信号线作为第m层，其中1≤m≤k；

与被保护信号线相邻的第m-1层金属和第m+1层金属为被保护信号线提供接地通路。

本实用新型采用以上技术方案，与现有技术相比，具有以下技术效果：