[实用新型]用于CPCIE总线的运动控制器及系统

权利要求书

1.一种用于CPCIE总线的运动控制器，其特征在于，所述运动控制器包括：处理器，以及分别与所述处理器相连接的扩展接口、控制接口以及CPCIE接口；还包括承载所述处理器、所述扩展接口、所述控制接口以及所述CPCIE接口的PCB背板；

所述处理器包括：内置有PCIE硬核的FPGA；所述FPGA通过内置的第一引脚、第二引脚和第三引脚分别与所述扩展接口、所述控制接口和所述CPCIE接口相连接；所述PCIE硬核，用于配置所述运动控制器的工作模式；

所述扩展接口，用于通过所述PCB背板对所述CPCIE总线中的配置信号提供扩展接口；

所述控制接口，用于通过所述PCB背板，对所述CPCIE总线中的控制信号提供接口；

所述CPCIE接口，用于为所述CPCIE总线提供接口。

2.根据权利要求1所述的用于CPCIE总线的运动控制器，其特征在于，所述FPGA包括：ARM处理器、以及分别与所述ARM处理器相连接的SRAM主控制器、SRAM从控制器、SPI控制器、多路选择器、运动控制器和PCIE控制器；

所述PCIE控制器的输入端与所述ARM处理器相连接；所述PCIE控制器的输出端与所述第一引脚相连接；

所述运动控制器的输入端与所述ARM处理器相连接；所述运动控制器的输出端与所述第二引脚相连接；

所述SRAM主控制器、所述SRAM从控制器、所述SPI控制器的输入端分别与所述ARM处理器相连接；所述SRAM主控制器、所述SRAM从控制器、所述SPI控制器的输出端分别与所述多路选择器相连接；所述多路选择器的输出端与所述第三引脚相连接。

3.根据权利要求2所述的用于CPCIE总线的运动控制器，其特征在于，所述ARM处理器、所述SRAM主控制器、所述SRAM从控制器、所述SPI控制器、所述运动控制器和PCIE控制器为IP核。

4.根据权利要求2所述的用于CPCIE总线的运动控制器，其特征在于，所述FPGA还包括双口SRAM，所述双口SRAM的输入端与所述ARM处理器相连接；所述双口SRAM的输出端与所述SRAM从控制器相连接。

5.根据权利要求1所述的用于CPCIE总线的运动控制器，其特征在于，所述处理器为xilinx zynq7015型号的SOC芯片。

6.根据权利要求5所述的用于CPCIE总线的运动控制器，其特征在于，所述SOC芯片的引脚至少包括：bank13、bank33、bank34以及bank35；其中，所示bank13为高速GTX差分引脚；所述bank33、所述bank34以及所述bank35为FPGA通用引脚；

所述bank13为所述第一引脚，用于所述PCIE硬核的连接；

所述bank33、所述bank34为所述第二引脚，用于所述控制接口的连接；

所述bank35为所述第三引脚，用于所述扩展接口的连接。

7.根据权利要求1所述的用于CPCIE总线的运动控制器，其特征在于，所述控制接口所控制的配置信号，包括：脉冲信号、方向信号、伺服使能信号、伺服报警信号、清除报警信号、运动到位信号和回零信号中上述一种或多种用于CPCIE总线的信号。

8.根据权利要求1所述的用于CPCIE总线的运动控制器，其特征在于，所述扩展接口承载的配置信号，包括：通用数字输入输出信号、四线spi信号、8086/8080总线信号中上述一种或多种用于CPCIE总线的信号。

9.根据权利要求8所述的用于CPCIE总线的运动控制器，其特征在于，当所述8086/8080总线信号为主设备信号时，所述扩展接口与SRAM、DA/AD芯片相连接，所述FPGA用于实现SRAM的控制；

当所述8086/8080总线信号为从设备信号时，所述扩展接口与DSP、单片机相连接，所述FPGA用于实现双端口RAM的控制。

10.一种用于CPCIE总线的运动控制系统，其特征在于，所述系统包括：工程机、运动控制器以及连接板；其中，所述运动控制器为权利要求1-9任意一项所述的用于CPCIE总线的运动控制器；

所述运动控制器的一端与所述工程机相连接；所述运动控制器的另一端与通过所述连接板连入CPCIE总线。