[实用新型]一种CPU深度休眠功能测试电路有效
| 申请号： | 202023305331.6 | 申请日： | 2020-12-31 |
| 公开（公告）号： | CN214098215U | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 陆网锁;徐建华 | 申请（专利权）人： | 苏州洪芯集成电路有限公司 |
| 主分类号： | G05B23/02 | 分类号： | G05B23/02 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 陈忠辉 |
| 地址： | 215123 江苏省苏州市工*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cpu 深度 休眠 功能 测试 电路 | ||
【权利要求书】：
1.一种CPU深度休眠功能测试电路，包括由处理器、唤醒逻辑单元、深度休眠驱动单元、实时时钟单元构成的基础电路，其中深度休眠驱动单元信号接入电源管理单元并面向处理器供能，且处理器的状态信号反馈接入深度休眠驱动单元，实时时钟单元通过唤醒逻辑单元传递唤醒信号至处理器及其电源管理单元，其特征在于：所述测试电路设有与处理器信号互联的备份寄存器，所述备份寄存器内预设有唤醒次数，并对应处理器唤醒状态计数，所述处理器通过GPIO输出测试结果。
2.根据权利要求1所述CPU深度休眠功能测试电路，其特征在于：所述GPIO的输出端与输入电压VDD之间接设有LED与电阻R1串联的支路。
3.根据权利要求1所述CPU深度休眠功能测试电路，其特征在于：所述处理器的供能端与输入电压VDD之间依次接设电源管理单元和变压稳压器，且变压稳压器的另一输出端接入GPIO。
4.根据权利要求1所述CPU深度休眠功能测试电路，其特征在于：所述实时时钟单元的供能端与输入电压VDD之间接设有输出1.8V~3.6V的电源负载开关。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州洪芯集成电路有限公司，未经苏州洪芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202023305331.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基于同颗芯片的ADC测试电路
- 下一篇：非标准样品试验用万能试验机
