[实用新型]无参考时钟的时钟电路和芯片

权利要求书

1.一种无参考时钟的时钟电路，其特征在于，包括：

RC充放电模块，用于周期性的充放电以产生周期性的三角波；

积分模块，与所述RC充放电模块电连接，用于所述三角波进行积分，得到所述三角波的均值电压；

VCO模块，与所述积分模块电连接，用于根据所述均值电压控制输出振荡频率；

SDM小数分频模块，与所述VCO模块电连接，用于对所述输出振荡频率进行分频，输出分频信号；

逻辑模块，分别与所述RC充放电模块和所述SDM模块电连接，用于根据所述分频信号生成所述RC充放电模块的控制信号。

2.如权利要求1所述的时钟电路，其特征在于，所述时钟电路还包括滤波模块，所述滤波模块设置于所述积分模块和所述VCO模块之间，用于所述均值电压进行滤波和对环路相位进行补偿，输出稳定的均值电压。

3.如权利要求1所述的时钟电路，其特征在于，所述RC充放电模块包括电流源、第一电容、第一开关组、第二电容和第二开关组，其中，

所述第一电容通过所述第一开关组分别与所述电流源一端和接地端电连接，所述第一开关组基于所述控制信号控制所述第一电容的充放电；

所述第二电容通过所述第二开关组分别与所述电流源一端和接地端电连接，所述第二开关组基于所述控制信号控制所述第二电容的充放电。

4.如权利要求3所述的时钟电路，其特征在于，所述第一开关组包括第一开关、第二开关和第三开关，所述第一开关用于控制所述第一电容的充电；所述第二开关用于控制所述RC充放电模块基于所述第一电容充电时的输出；所述第三开关用于控制所述第一电容的放电。

5.如权利要求3所述的时钟电路，其特征在于，所述第二开关组包括第四开关、第五开关和第六开关，所述第四开关用于控制所述第二电容的充电；所述第五开关用于控制所述RC充放电模块基于所述第二电容充电时的输出；所述第六开关用于控制所述第二电容的放电。

6.如权利要求1所述的时钟电路，其特征在于，所述积分模块为RC积分电路。

7.如权利要求2所述的时钟电路，其特征在于，所述滤波模块为RC滤波电路。

8.一种芯片，其特征在于，包括权利要求1-7任一项所述时钟电路。