[实用新型]无参考时钟的时钟电路和芯片

说明书

本实用新型提供了一种无参考时钟的时钟电路和芯片，包括RC充放电模块、积分模块、VCO模块、SDM小数分频模块和逻辑模块，其能够减小时钟系统的复杂性，从而降低时钟系统的面积，进而降低芯片的成本。

技术领域

本实用新型涉及时钟电路，具体涉及一种无参考时钟的时钟电路和芯片。

背景技术

一般来说，芯片的时钟系统通常设置有外部精准的时钟参考源和PLL(PhaseLocked Loop，锁相环)，参照图1所示，PLL以该时钟参考源的时钟作为参考时钟，PLL以参考时钟CLK_REF为基准输入，经过CP(Charge Pump，电荷泵)和LPF(Low-pass Filter，低通滤波器)将相位误差转换成电压，由VCO(Voltage-Controlled Oscillator，压控振荡器)输出芯片所需频率的时钟信号CLK_SYS。

时钟参考源通常包括XOSC(片外晶体振荡器)，RCOSC(片上RC张弛振荡器)和RINGOSC(片上RING结构振荡器)，各类时钟参考源中，XOSC性能最好，但需片外独立期间，成本高昂；RINGOSC面积功耗最小，但时钟质量和稳定性最差；图1所示RCOSC性能和面积相较居中，应用最广。

对于在芯片中是不可或缺的PLL，其性能一方面受本身的影响，另一方面受到时钟参考源的制约。

实用新型内容

有鉴于此，本实用新型提供了一种无参考时钟的时钟电路和芯片，其能够减小时钟系统的复杂性，从而降低时钟系统的面积，进而降低芯片的成本。

上述时钟电路和芯片由以下技术方案实现：

一种无参考时钟的时钟电路，包括：

RC充放电模块，用于周期性的充放电以产生周期性的三角波；

积分模块，与所述RC充放电模块电连接，用于所述三角波进行积分，得到所述三角波的均值电压；

VCO模块，与所述积分模块电连接，用于根据所述均值电压控制输出振荡频率；

SDM小数分频模块，与所述VCO模块电连接，用于对所述输出振荡频率进行分频，输出分频信号；

逻辑模块，分别与所述RC充放电模块和所述SDM模块电连接，用于根据所述分频信号生成所述RC充放电模块的控制信号。

可选的，所述时钟电路还包括滤波模块，所述滤波模块设置于所述积分模块和所述VCO模块之间，用于所述均值电压进行滤波和对环路相位进行补偿，输出稳定的均值电压。

可选的，所述RC充放电模块包括电流源、第一电容、第一开关组、第二电容和第二开关组，其中，

所述第一电容通过所述第一开关组分别与所述电流源一端和接地端电连接，所述第一开关组基于所述控制信号控制所述第一电容的充放电；

所述第二电容通过所述第二开关组分别与所述电流源一端和接地端电连接，所述第二开关组基于所述控制信号控制所述第二电容的充放电。

可选的，所述第一开关组包括第一开关、第二开关和第三开关，所述第一开关用于控制所述第一电容的充电；所述第二开关用于控制所述RC充放电模块基于所述第一电容充电时的输出；所述第三开关用于控制所述第一电容的放电。

可选的，所述第二开关组包括第四开关、第五开关和第六开关，所述第四开关用于控制所述第二电容的充电；所述第五开关用于控制所述RC充放电模块基于所述第二电容充电时的输出；所述第六开关用于控制所述第二电容的放电。

可选的，所述积分模块为RC积分电路。

可选的，所述滤波模块为RC滤波电路。

本实用新型还提供了一种芯片，包括上述无参考时钟的时钟电路。