[发明专利]包括多个部分并且用于降低编程干扰的存储器及其编程方法

说明书

一种存储器包括第一部分、第二部分和控制器。第一部分包括第一字线到第k字线。第二部分形成于第一部分以上并且包括第(k+1)字线到第m字线。在使用第x字线执行编程操作时，控制器用于向第一字线到第(x‑2)字线施加第一电压，向第(x‑1)字线施加第二电压，并且向第(x+1)施加第三电压。x、k和m是正整数。

技术领域

本公开涉及存储器和编程方法，并且更具体而言，涉及包括多个部分并且用于降低编程干扰(program disturbance)的存储器及其编程方法。

背景技术

为了提高存储器的容量，已经开发出了具有三维结构的存储器。例如，当前可获得三维堆叠NAND闪速存储器。

存储器的三维结构可以包括多个层，从而在相同区域上存储更多数据。这种结构已经被证明对于提高存储器的容量是有效的。

然而，在提高层数时，编程干扰将变得更加显著。编程干扰将导致对存储器进行编程的更高故障率。此外，在使用具有多个层的存储器时还会发生通过电压干扰。

因而，在本领域需要一种用于在操作三维存储器时降低编程干扰和通过电压干扰的解决方案。

发明内容

一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第一字线到第(x-2)字线施加第一电压，向第(x-1)字线施加第二电压，并且向第(x+1)字线施加第三电压。x、k和m是正整数。

一个实施例提供了一种存储器，其包括第一部分、第二部分和控制器。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分形成于第一部分以下，并且包括从底部到顶部的第(k+1)字线到第m字线。使用控制器来在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压，向第(x+1)字线施加第二电压，向第(x-1)字线施加第三电压，向第(m+1)字线到第(x-2)字线施加第四电压，并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。

一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和第二部分。第一部分包括从底部到顶部的第一字线到第k字线。第二部分形成于第一部分以上，并且包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第一字线到第(x-2)字线施加第一电压；向第(x-1)字线施加第二电压；并且向第(x+1)字线施加第三电压。

一个实施例提供了用于操作存储器的编程方法。存储器包括第一部分和形成于第一部分以下的第二部分。第一部分包括从底部到顶部的第(m+1)字线到第n字线。第二部分包括从底部到顶部的第(k+1)字线到第m字线。编程方法包括：在使用第x字线执行编程操作时，向第(x+2)字线到第n字线施加第一电压；向第(x+1)字线施加第二电压；向第(x-1)字线施加第三电压；向第(m+1)字线到第(x-2)字线施加第四电压；并且向第(k+1)字线到第m字线施加第五电压。x、k和m是整数。第五电压低于第四电压。

附图说明

对于本领域技术人员而言，在阅读了下文对通过各幅附图和绘图例示的优选实施例的详细描述之后，本发明的这些和其他目标无疑将变得显而易见。

图1示出了根据实施例的存储器。

图2示出了在另一条件下操作的图1的存储器。

图3示出了根据另一实施例的存储器。

图4和图5示出了在其他条件下操作的图3的存储器。

图6示出了根据另一实施例的存储器。

图7示出了根据另一实施例的存储器。