[发明专利]三维存储器件及用于形成其的方法

权利要求书

1.一种三维(3D)存储器件，包括：

衬底的N型掺杂区；

位于所述N型掺杂区上的N型掺杂半导体层；

位于所述N型掺杂半导体层上的包括交织的导电层和电介质层的存储堆叠层；

垂直地延伸通过所述存储堆叠层和所述N型掺杂半导体层进入所述N型掺杂区的沟道结构，所述沟道结构的下部被所述N型掺杂区包围；以及

垂直地延伸通过所述存储堆叠层和所述N型掺杂半导体层进入所述N型掺杂区的源触点结构，其中，所述源触点结构的被所述N型掺杂区包围的第一部分的第一横向尺寸大于所述源触点结构的被所述存储堆叠层包围的第二部分的第二横向尺寸。

2.根据权利要求1所述的3D存储器件，其中，所述N型掺杂半导体层包括多晶硅。

3.根据权利要求2所述的3D存储器件，其中，所述N型掺杂半导体层是具有均匀掺杂浓度分布的单个多晶硅层。

4.根据权利要求3所述的3D存储器件，其中，所述N型掺杂半导体层的掺杂浓度在大约10¹⁷cm^-3与大约10²¹cm^-3之间。

5.根据权利要求1所述的3D存储器件，其中，所述衬底是N型硅衬底。

6.根据权利要求1所述的3D存储器件，其中，所述衬底是P型硅衬底，并且所述N型掺杂区是N阱。

7.根据权利要求1所述的3D存储器件，其中，所述沟道结构包括存储膜和半导体沟道，并且所述半导体沟道的沿所述沟道结构的侧壁的部分与所述N型掺杂半导体层接触。

8.根据权利要求1所述的3D存储器件，其中，所述3D存储器件被配置为在执行擦除操作时生成栅极-感应-漏极-泄漏(GIDL)辅助体偏压。

9.根据权利要求1所述的3D存储器件，其中，所述源触点结构包括各自垂直地延伸通过所述存储堆叠层和所述N型掺杂半导体层进入所述N型掺杂区的源触点和间隙壁。

10.根据权利要求9所述的3D存储器件，其中，所述源触点与所述N型掺杂区接触。

11.根据权利要求9或10所述的3D存储器件，其中，所述源触点包括氮化钛(TiN)。

12.根据权利要求1所述的3D存储器件，其中，所述源触点结构的所述第一部分的所述第一横向尺寸大于所述源触点结构的被所述N型掺杂半导体层包围的第三部分的第三横向尺寸。

13.根据权利要求12所述的3D存储器件，其中，所述第三横向尺寸大于所述源触点结构的所述第二部分的所述第二横向尺寸。

14.一种用于形成三维(3D)存储器件的方法，包括：

在衬底的N型掺杂区中形成凹陷；

随后在所述N型掺杂区上并且在所述凹陷中形成牺牲层，以及在所述牺牲层上形成电介质堆叠层；

形成垂直地延伸通过所述电介质堆叠层和所述牺牲层进入所述N型掺杂区的沟道结构，

在所述凹陷中形成垂直地延伸通过所述电介质堆叠层进入所述牺牲层的开口；

通过所述开口在所述N型掺杂区与所述电介质堆叠层之间用N型掺杂半导体层替换所述牺牲层；以及

在所述开口和所述凹陷中形成源触点结构，

其中，所述凹陷的横向尺寸大于所述开口的横向尺寸。

15.根据权利要求14所述的方法，还包括，在形成所述源触点结构之前：

通过所述开口用存储堆叠层替换所述电介质堆叠层以使得所述沟道结构垂直地延伸通过所述存储堆叠层和所述N型掺杂半导体层进入所述N型掺杂区。