[发明专利]垂直存储器件

说明书

本公开内容的方面提供了一种半导体器件。半导体器件包括堆叠层。堆叠层包括设置在衬底上的公共源极层、栅极层和绝缘层。栅极层和绝缘层是交替地堆叠的。然后，半导体器件包括在阵列区域中形成的沟道结构的阵列。沟道结构延伸穿过堆叠层并形成串联配置的晶体管的堆叠。沟道结构包括与公共源极层相接触的沟道层。公共源极层在阵列区域和阶梯区域上方延伸。半导体器件包括在阶梯区域中设置的接触结构。接触结构形成与公共源极层的导电连接。

技术领域

本发明涉及存储器件，更具体地，涉及用于垂直存储器件的技术。

背景技术

半导体制造商开发了垂直器件技术，比如，三维(3D)NAND闪存技术等，以便在不需要较小存储单元的情况下实现更高的数据存储密度。在一些示例中，3D NAND存储器件包括核心区域和阶梯区域。核心区域包括交替的栅极层和绝缘层的堆叠。交替的栅极层和绝缘层的堆叠用于形成垂直堆叠的存储单元。阶梯区域包括阶梯形式的各个栅极层，以有助于形成与各个栅极层的接触。所述接触用于将驱动电路连接到各个栅极层，以便对堆叠的存储单元进行控制。

发明内容

本公开内容的方面提供了一种半导体器件。半导体器件包括堆叠层。所述堆叠层包括设置在衬底上的公共源极层、栅极层和绝缘层。栅极层和绝缘层是交替地堆叠的。然后，半导体器件包括在阵列区域中形成的沟道结构的阵列。沟道结构延伸穿过堆叠层，并形成具有串联配置的晶体管的堆叠。沟道结构包括与公共源极层相接触的沟道层。公共源极层在阵列区域和阶梯区域上延伸。半导体器件包括设置在阶梯区域中的接触结构。接触结构形成与公共源极层的导电连接。

在一些实施例中，公共源极层包括金属硅化合物层和硅层。金属硅化合物层包括以下各项中的至少一项：钛(Ti)、钴(Co)、镍(Ni)和铂(Pt)。

根据本公开内容的一个方面，半导体器件包括栅极线切割结构，具有与公共源极层进行导电连接的底部导电层。在一些实施例中，栅极线切割结构包括在底部导电层之上的上部绝缘部分。在一个实施例中，底部导电层包括金属硅化合物层。

在一个实施例中，阵列区域是块中的第一阵列区域，并且接触结构设置在位于块中的第一阵列区域和第二阵列区域之间的阶梯区域中。

在另一个实施例中，接触结构是第一接触结构，阶梯区域是位于阵列区域的第一侧上的第一阶梯区域。半导体器件还包括设置在第二阶梯区域中的第二接触结构，该第二阶梯区域位于与阵列区域的第一侧相对的阵列区域的第二侧。公共源极层在第二阶梯区域上延伸，并且第二接触结构是与公共源极层进行导电连接的。

在一些实施例中，衬底是具有正面和背面的第一衬底，沟道结构形成在衬底的正面上。半导体器件还包括具有正面和背面的第二衬底。能够在第二衬底的正面上形成晶体管。第二衬底具有位于正面上的、与第一衬底的正面上的相应键合结构进行对准并键合的键合结构。在一些示例中，半导体器件具有设置在第一衬底的背面上的接触焊盘。在一些其它示例中，半导体器件具有设置在第二衬底的背面上的接触焊盘。

本公开内容的方面提供了一种用于制造半导体器件的方法。该方法包括在衬底上形成堆叠层。堆叠层包括源极牺牲层、导电层、栅极牺牲层和绝缘层。此外，该方法包括：将阶梯形成为在与阵列区域相邻的阶梯区域中的堆叠层，并在阵列区域中形成沟道结构，沟道结构包括被一个或多个绝缘层围绕并延伸到堆叠层中。然后，该方法包括用与沟道层进行导电连接的源极层来替换源极牺牲层，以及用栅极层来替换栅极牺牲层。源极层和导电层形成公共源极。该方法还包括在阶梯区域结构中形成第一接触结构，所述第一接触结构形成与公共源极的导电连接。

在一些实施例中，该方法包括将栅极线切割沟槽蚀刻到堆叠层中，并且导电层是蚀刻停止层。此外，该方法包括：通过栅极线切割沟槽，用源极层来替换源极牺牲层，在栅极线切割沟槽的底部形成具有源极层的硅化物层，并用绝缘材料填充栅极线切割沟槽。

在一些实施例中，该方法包括：蚀刻与第一接触结构相对应的接触孔，并且导电层是蚀刻停止层。