[发明专利]具有多通道异质结构的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包含：

半导体异质结构(heterostructure)层，其包含交替的第一半导体材料层及第二半导体材料层，其中每一相邻的第一半导体材料层与第二半导体材料层之间可产生二维电子气(two-dimensional electron gassess；2DEG)；及

导电结构，包含复数个导电指自所述半导体异质结构层的表面延伸进入所述半导体异质结构层，其中所述复数个导电指沿着大体上与所述表面平行的第一方向上排列，且所述复数个导电指的长度沿着所述第一方向递增，每一导电指的端部分别位于不同深度的第一半导体材料层并且接触2DEG。

2.根据权利要求1所述的半导体器件，所述复数个导电指的宽度沿所述第一方向增加。

3.根据权利要求1所述的半导体器件，所述第一半导体材料层及所述第二半导体材料层之组合为以下之一者：GaN及AlGaN之组合、GaN及InAlN之组合、GaN及AlN之组合、GaN及InAlGaN之组合。

4.根据权利要求1所述的半导体器件，所述第一方向系电子在2DEG内的流动方向，或相反于电子在2DEG内的流动方向。

5.根据权利要求1所述的半导体器件，所述导电结构包含一或多个金属材料层。

6.根据权利要求5所述的半导体器件，所述一或多个金属材料层包含氮化钛层，所述氮化钛层与所述半导体异质结构层接触。

7.根据权利要求1所述的半导体器件，所述第一半导体材料层及所述第二半导体材料层之间的2DEG的层数范围系2层至10层之间。

8.根据权利要求1所述的半导体器件，所述第一半导体的厚度范围系2nm–70nm。

9.根据权利要求8所述的半导体器件，所述第一半导体的厚度范围系3nm–20nm。

10.根据权利要求1所述的半导体器件，所述第二半导体的厚度范围系2nm–30nm。

11.根据权利要求10所述的半导体器件，所述第二半导体的厚度范围系3nm–10nm。

12.根据权利要求1所述的半导体器件，其中所述半导体异质结构层之厚度范围系8nm–1000nm。

13.根据权利要求1所述的半导体器件，所述导电指的长度范围系1nm–1000nm。

14.根据权利要求13所述的半导体器件，所述导电指的长度范围系1nm–300nm。

15.根据权利要求2所述的半导体器件，所述导电指的宽度范围系5nm–800nm。

16.根据权利要求15所述的半导体器件，所述导电指的宽度范围系5nm–200nm。

17.根据权利要求1所述的半导体器件，进一步包含：

载体；及

缓冲层，位于所述载体及所述半导体异质结构层之间。

18.根据权利要求17所述的半导体器件，其中所述缓冲层形成于第一半导体材料层及所述载体之间。

19.根据权利要求18所述的半导体器件，其中所述缓冲层系由AlGaN及GaN所组成的超晶格结构。

20.根据权利要求17所述的半导体器件，所述缓冲层的厚度范围系约0.5μm–10μm。