[发明专利]具有多通道异质结构的半导体器件及其制造方法

说明书

本公开的一些实施例提供一种半导体器件及其制造方法。所述半导体器件包含：半导体异质结构层和导电结构。半导体异质结构(heterostructure)层，其包含交替的第一半导体材料层及第二半导体材料层，其中每一相邻的第一半导体材料层与第二半导体材料层之间可产生二维电子气体(2DEG)。导电结构，包含复数个导电指自半导体异质结构层的表面延伸进入所述半导体异质结构层，其中复数个导电指沿着大体上与表面平行的第一方向上排列，且复数个导电指的长度沿着第一方向递增，使得每一导电指的端部分别位于不同深度的第一半导体材料层且接触2DEG。

技术领域

本揭露系关于一种半导体器件及其制造方法，特别系关于具有多通道异质结构的异质结构器件及其制造方法。

背景技术

高功率器件常使用具有较大能隙的半导体材料形成场发射电晶体(FET)，例如GaN、AlN等大能隙的半导体材料，以提供大崩溃电压及低反向电流。

在叠层半导体结构的FET中，形成「通道层」的窄能隙半导体相邻于形成「电子供应层」的宽能隙半导体，这使得电子供应层产生高浓度的电子，累积于通道层与电子供应层的接口，这些这些累积的电子形成薄片状分布，亦可称之为「二维电子气体(two-dimensionalelectron gas；2DEG)」。

2DEG具有非常高的电子迁移率，可应用于在高速电子组件及功率组件。

发明内容

本公开的一些实施例提供一种半导体器件。所述半导体器件包含：半导体异质结构(heterostructure)层，其包含交替的第一半导体材料层及第二半导体材料层，其中每一相邻的第一半导体材料层与第二半导体材料层之间可产生二维电子气体(2DEG)；及导电结构，包含复数个导电指自半导体异质结构层的表面延伸进入半导体异质结构层，其中复数个导电指沿着大体上与半导体异质结构层表面平行的第一方向上排列，且复数个导电指的长度沿着第一方向递增，每一导电指的端部分别位于不同深度的第一半导体材料层并且接触2DEG。

本公开的另一些实施例提供一种半导体器件。所述半导体器件包含：半导体异质结构层，其包含交替的第一半导体材料层及第二半导体材料层，其中每一相邻的第一半导体材料层与第二半导体材料层之间可产生2DEG；第一电极结构，包含复数个第一导电指自半导体异质结构层的表面延伸进入所述半导体异质结构层，其中复数个导电指沿着大体上与半导体异质结构层表面平行的第一方向上排列，且复数个第一导电指的长度沿着第一方向递增，使得每一第一导电指的端部分别位于不同深度的第一半导体材料层并且接触2DEG；及第二电极结构，包含复数个第二导电指自半导体异质结构层表面延伸进入所述半导体异质结构层，其中复数个第二导电指沿着第一方向排列，且复数个第二导电指的长度沿着所述第一方向递减，每一导电指的端部分别位于不同深度的第二半导体材料层内且不接触2DEG。

本公开的一些实施例提供一种制造半导体器件的方法，包含：形成半导体异质结构层，包含交替地形成第一半导体材料层及第二半导体材料层，其中每一相邻的第一半导体材料层与第二半导体材料层之间可产生2DEG；在半导体异质结构层的表面图案化以沿着大体上与所述半导体异质结构层的表面平行的第一方向上形成复数个开口；由所述复数个开口蚀刻所述半导体异质结构层，以在所述半导体异质结构层中形成复数个沟槽，其中所述复数个沟槽的深度沿所述第一方向递增，并且蚀刻停止于不同深度的第一半导体层，且每一沟槽的一端部接触2DEG；及在复数个沟槽中沈积导电材料，以形成导电结构。

附图说明

当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各个特征可以不按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A为根据本案之某些实施例的半导体器件的截面图；

图1B为半导体器件中电子在二维电子气通道中流动的示意图；

图2为根据本案之某些实施例的导电指的放大图；