[发明专利]两步L形选择性外延生长

说明书

本公开提供了一种处理半导体器件的方法，所述半导体器件具有形成在衬底上方的源极牺牲层之上的堆叠层、垂直延伸穿过堆叠层和源极牺牲层的沟道结构、垂直延伸穿过堆叠层的栅极线切口沟槽、以及覆盖堆叠层的未覆盖的顶表面和未覆盖的侧表面的间隔层。所述方法可以包括：通过去除源极牺牲层来暴露沟道结构的下侧壁；在所有未覆盖的表面上形成保护层；通过去除保护层的第一部分和沟道结构的绝缘层来暴露沟道结构的沟道层；在暴露的沟道层之上形成初始源极连接层；通过去除保护层的第二部分来暴露衬底；以及在初始源极连接层和暴露的衬底之上形成源极连接层。

背景技术

已经开发了三维(3D)NAND闪存存储技术以实现更高的数据存储密度而无需更小的存储单元。3D NAND存储器件通常包括交替的字线层和绝缘层的堆叠层，所述堆叠层用于形成垂直堆叠的存储单元。3D NAND存储器件还可以包括在堆叠层下方的源极连接层，以将垂直存储单元电连接到源极区。

已经开发了各种制作技术(例如，侧壁选择性外延生长(SEG))以制作垂直存储器件。侧壁SEG技术也被称为SWS技术。在半导体器件的制作期间，SWS技术用外延层替换在可以用于形成垂直存储单元串的层堆叠下方的源极牺牲层，该外延层形成用于垂直存储单元串的源极连接。这种外延层可以形成在单个外延工艺中，但是该技术可能对层厚度和均匀性具有较差的控制，并且甚至可能使栅极线轮廓变形。

发明内容

本公开提供了具有通过选择性外延生长(SEG)工艺形成的源极连接层的半导体器件及其形成方法。

根据第一方面，公开了具有通过两个SEG工艺形成的L形源极连接层的半导体器件。L形源极连接层可以具有沿着器件的衬底平行延伸的第一部分和从衬底垂直延伸的第二部分。两个SEG工艺可以包括沉积L形源极连接层的初始部分的第一SEG工艺，以及完成L形源极连接层的初始部分并且沉积L形源极连接层的另一部分的第二SEG工艺。

器件还可以包括沟道结构，该沟道结构具有延伸穿过堆叠层的第一部分以及延伸穿过L形源极连接层的初始部分并且与L形源极连接层的初始部分接触的第二部分。沟道结构还可以具有沟道层。沟道结构的第一部分可以具有沟道层的第一部分和包围沟道层的第一部分的绝缘层。沟道结构的第二部分可以具有沟道层的第二部分，该沟道层的第二部分延伸穿过L形源极连接层的第二部分并且与L形源极连接层的第二部分直接接触。在一些实施例中，L形源极连接层可以作为公共源极线，或者将沟道层电连接到半导体器件的源极区。

器件还可以包括在堆叠层中的栅极线缝隙结构、在堆叠层中的阶梯区以及在阶梯区中的接触结构。接触结构可以与字线层电耦合，以向沟道结构提供控制信号。

本公开的第二方面提供了处理半导体器件的方法，该半导体器件包括形成在衬底上方的源极牺牲层之上的堆叠层、垂直延伸穿过堆叠层和源极牺牲层的沟道结构、垂直延伸穿过堆叠层的栅极线切口沟槽、以及覆盖堆叠层的未覆盖的顶表面和未覆盖的侧表面的间隔层。堆叠层可以由交替的绝缘层和牺牲字线层形成。该方法可以包括通过去除源极牺牲层来暴露沟道结构的下侧壁。在一些实施例中，暴露下侧壁还可以包括去除衬底上的氧化物层和沟道结构的下部氧化物层。

该方法还可以包括形成保护层，该保护层具有覆盖沟道结构的下侧壁的第一部分、覆盖衬底的第二部分和覆盖间隔层的第三部分。例如，保护层可以是氧化物层。在一些实施例中，保护层的第一部分可以比保护层的第二部分更薄，并且保护层的第二部分可以比保护层的第三部分更薄。

该方法还可以包括通过去除保护层的第一部分和沟道结构的绝缘层来暴露沟道结构的沟道层。在一些实施例中，可以经由栅极线切口沟槽来执行第一蚀刻工艺以去除保护层的第一部分并且部分地去除保护层的第二部分和第三部分，并且可以经由栅极线切口沟槽来执行第二蚀刻工艺以去除沟道结构的绝缘层。随后，可以在沟道结构的暴露的沟道层之上形成初始源极连接层。例如，可以执行第一选择性沉积工艺以仅在暴露的沟道层上沉积初始源极连接层。然后，该方法可以包括通过去除保护层的第二部分来暴露衬底。在一些实施例中，可以经由栅极线切口沟槽来执行第三蚀刻工艺，以去除保护层的第二部分并且部分地去除保护层的第三部分。