[发明专利]用于三维存储器中的字线触点的阶梯结构

说明书

公开了三维(3D)存储器件和用于形成3D存储器件的方法的实施例。在示例中，3D存储器件包括膜堆叠层，该膜堆叠层具有垂直地堆叠在衬底上的多个导电层和电介质层对。每个导电层和电介质层对包括电介质层和导电层。该3D存储器件还包括阶梯区域，该阶梯区域具有形成在膜堆叠层中的第一阶梯结构和第二阶梯结构，其中第一阶梯结构和第二阶梯结构均在第一方向上横向地延伸并且包括多个导电层和电介质层对。阶梯区域还包括连接第一阶梯结构和第二阶梯结构的阶梯桥。

技术领域

本公开总体上涉及半导体技术领域，并且更具体地涉及用于形成三维(3D)存储器的方法。

背景技术

随着存储器件缩小到更小的管芯尺寸以减少制造成本并增加存储密度，由于工艺技术限制和可靠性问题，平面存储单元的缩放面临挑战。三维(3D)存储架构可以解决平面存储单元中的密度和性能限制。

在3D NAND存储器中，可以垂直地堆叠存储单元以增加每单位面积的存储容量，其中可以从共享字线对存储单元进行寻址。为了访问垂直地堆叠的存储单元的字线，可以在存储阵列的一个或两个边缘处形成阶梯结构。然而，为了进一步增加3D NAND存储器的存储容量，已经大大增加了存储单元的数量和存储阵列的尺寸。结果，增加了在存储阵列中间的存储单元与在字线端部处的电连接之间的距离，从而导致了更大的寄生电阻和较慢的读取/写入速度。因此，需要改善3D NAND存储器中的阶梯结构以在不牺牲性能的情况下实现更高的存储密度。

发明内容

本公开中描述了三维(3D)存储器件及其形成方法的实施例。

本公开的一个方面提供了三维(3D)存储器件。在示例中，3D存储器件包括膜堆叠层，该膜堆叠层具有垂直堆叠在衬底上的多个导电层和电介质层对。每个导电层和电介质层对包括电介质层和导电层。3D存储器件还包括阶梯区域，该阶梯区域具有形成在膜堆叠层中的第一阶梯结构和第二阶梯结构，其中第一阶梯结构和第二阶梯结构均在第一方向上横向地延伸并且包括多个导电层和电介质层对。阶梯区域还包括连接第一阶梯结构和第二阶梯结构的阶梯桥。

在一些实施例中，阶梯桥包括多个导电层和电介质层对。在一些实施例中，阶梯桥被配置为将在第一阶梯结构的每个导电层和电介质层对中的导电层与在第二阶梯结构的对应的导电层和电介质层对中的导电层电连接。

在一些实施例中，阶梯桥在第一方向上横向地延伸，并且具有的宽度小于第一阶梯结构和第二阶梯结构的宽度。

在一些实施例中，阶梯桥在垂直于第一方向的第二方向上横向地延伸，并且具有的第一表面比与第一表面相对的第二表面更长。

在一些实施例中，3D存储器件还包括垂直地穿透膜堆叠层的多个存储串，所述多个存储串均具有核心填充膜、包围核心填充膜的沟道层和包围沟道层的存储膜。

在一些实施例中，多个存储串分布在第一阶梯区域的相对侧上。

在一些实施例中，第一阶梯结构和第二阶梯结构沿第一方向彼此对称。

在一些实施例中，3D存储器件还包括与第一阶梯结构和第二阶梯结构的导电层电连接的多个接触结构。在一些实施例中，多个接触结构的第一子组形成在第一阶梯结构的导电层上，并且多个接触结构的第二子组形成在第二阶梯结构的导电层上，其中多个接触结构的第二子组不同于多个接触结构的第一子组。

在一些实施例中，第一阶梯区域在3D存储器件的存储阵列的中心。在一些实施例中，3D存储器件还包括将存储阵列划分成两个或更多个子块的一个或多个底部选择栅(BSG)切口，每个子块包括子BSG。在一些实施例中，一个或多个BSG切口垂直地穿透膜堆叠层的底部部分处的一个或多个导电层和电介质层对。