[发明专利]半导体装置和其制作方法在审

申请号：	202080002666.4	申请日：	2020-07-03
公开（公告）号：	CN112119494A	公开（公告）日：	2020-12-22
发明（设计）人：	赵起越;高吴昊;陈祖儿	申请（专利权）人：	英诺赛科（珠海）科技有限公司
主分类号：	H01L27/085	分类号：	H01L27/085;H01L21/8232
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	王允方
地址：	519085 广东省珠***	国省代码：	广东;44
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体装置制作方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含III‑V族材料层、第一栅极、第二栅极和第一钝化层。所述第一栅极和所述第二栅极位于所述III‑V族材料层上。所述第一钝化层位于所述第一栅极上。所述第一栅极中的元素的第一激活率不同于所述第二栅极中的所述元素的第二激活率。

技术领域

本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种具有在不同于另一栅极的栅极中激活的元素的半导体装置和其制作方法。

背景技术

包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电压和频率下)运行或工作。

半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。

发明内容

在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层、第一栅极、第二栅极和第一钝化层。所述第一栅极和所述第二栅极安置在所述III-V族材料层上。所述第一钝化层安置在所述第一栅极上。所述第一栅极中的元素的第一激活率(activation ratio)不同于所述第二栅极中的所述元素的第二激活率。

在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族材料层、第一掺杂III-V族层、第二掺杂III-V族层、第一介电层和第二介电层。所述第一掺杂III-V族层和所述第二掺杂III-V族层位于所述III-V族材料层上。所述第一介电层位于所述第一掺杂III-V族层上。所述第二介电层位于所述第二掺杂III-V族层上。所述第一介电层的材料不同于所述第二介电层的材料。

在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包含形成III-V族材料层以及形成位于所述III-V族材料层上的第一栅极和第二栅极。所述用于制造半导体装置的方法进一步包含形成位于所述第一栅极上的第一钝化层。高温技术之后，所述第一栅极中的元素的第一激活率不同于所述第二栅极中的所述元素的第二激活率。

附图说明

当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。

图1是根据本公开的一些实施例的半导体装置的横截面视图；

图1A是根据本公开的一些实施例的由半导体装置实施的电路的示意图；

图1B是根据本公开的一些实施例的由半导体装置实施的电路的示意图；

图2是根据本公开的一些实施例的半导体装置的横截面视图；

图3是根据本公开的一些实施例的半导体装置的横截面视图；

图4是根据本公开的一些实施例的半导体装置的横截面视图；

图5是根据本公开的一些实施例的半导体装置的横截面视图；

图6是根据本公开的一些实施例的半导体装置的横截面视图；

图7是根据本公开的一些实施例的半导体装置的横截面视图；

图8是根据本公开的一些实施例的半导体装置的横截面视图；