[发明专利]用于四个堆叠层三维交叉点存储器的阵列和接触架构

说明书

用于三维交叉点存储单元的架构包括多个平面且相互平行的位片区的层，位片区中的每个包括在位线方向上延伸的位线。该架构还包括位片区通过触点电连接到的解码器。每个位片区层具有每解码器的片区比，该每解码器的片区比被定义为层中的位片区与层中至少一个片区电连接到的许多解码器的比。至少一个位片区层具有大于1：1的不同的每解码器的片区比。

技术领域

本公开总体上涉及三维电子存储器，并且更具体地，涉及增加三维交叉点存储器中的存储单元的密度。

背景技术

通过改进工艺技术、电路设计、编程算法、和制造工艺，将平面存储单元缩放到更小的大小。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样一来，平面存储单元的存储密度接近上限。三维(3D)存储架构可以通过在单个器件中对存储单元的多个平面进行分层来解决平面存储单元中的密度限制。

发明内容

根据一个方面，用于三维交叉点存储单元的架构包括多个平面且相互平行的位片区(bit tile)层，位片区中的每个包括在位线方向上延伸的位线。架构还包括位片区通过触点电连接到的解码器。每个位片区层具有每解码器的片区比(tile per decoderratio)，该每解码器的片区比被定义为层中的位片区与层中的至少一个片区电连接到的许多解码器的比。至少一个位片区层具有大于1：1的不同的每解码器的片区比。

在一些布置中，至少一个位片区层具有不同于另一个位片区层的每解码器的片区比。

在一些布置中，至少一个位片区层具有2：1的每解码器的片区比。

在一些布置中，具有2：1的每解码器的片区比的至少一个位片区层包括与同一层中的另外一个位片区电连接到同一解码器的位片区。

在一些布置中，至少一个位片区层具有4：1的每解码器的片区比。

在一些布置中，具有4：1的每解码器的片区比的至少一个位片区层包括与同一层中的另外三个位片区电连接到同一解码器的位片区。

在一些布置中，多个位片区层包括：第一层；中间层，该中间层比第一层更靠近解码器并且具有大于第一层的每解码器的片区比；以及外层，该外层比中间层更靠近解码器并且具有大于中间层的每解码器的片区比。

在一些布置中，多个位片区层还包括第二层，该第二层比中间层和外层更远离解码器并且具有与第一层相同的每解码器的片区比。

在一些布置中，在位线方向上中间层中的位片区比第一层中的片区短，并且在位线方向上外层中的位片区比中间层中的片区短。

根据另一方面，用于三维交叉点存储单元的阵列和接触架构包括多个平面且相互平行的位片区层，位片区中的每个包括在位线方向上延伸的位线。在位线方向上至少一个位片区层中的位片区比另一个位片区层中的位片区短。

在一些布置中，架构包括解码器，并且多个位片区包括：第一层；中间层，该中间层更靠近解码器并且包括在位线方向上比第一层中的位片区短的位片区；以及外层，该外层比中间层更靠近解码器并且包括在位线方向上比中间层中的位片区短的位片区。

在一些布置中，每个位片区层具有每解码器的片区比，该每解码器的片区比被定义为层中的位片区与层中的至少一个片区电连接到的许多解码器的比，并且中间层具有大于第一层的每解码器的片区比。

在一些布置中，外层具有大于中间层的每解码器的片区比。

在一些布置中，多个位片区层还包括第二层，该第二层比中间层和外层更远离解码器，并且在位线方向上具有与第一层中的位片区长度相同的位片区。