[发明专利]用于3D FeRAM的架构、结构、方法和存储阵列

说明书

一种三维存储架构，所述三维存储架构包括存储单元的顶部单元阵列、存储单元的底部单元阵列、耦合到阵列的多条字线、以及耦合到字线并且可操作以选择性地激活字线的多个字线解码器。多个字线解码器从底部单元阵列的第一边缘和从底部单元阵列的第二边缘延伸，第二边缘与第一边缘是相对的，其中，多个字线解码器包括字线解码器的第一部分和字线解码器的第二部分，并且其中，字线解码器的第一部分相对于字线解码器的第二部分沿平行于、或基本平行于第一边缘和第二边缘的方向移动。

技术领域

本公开总体上涉及包括铁电随机存取存储器的三维电子存储器，并且更具体地，涉及增加三维交叉点存储器中的存储单元的密度。

背景技术

通过改进工艺技术、电路设计、编程算法、和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样，平面存储单元的存储密度接近上限。

铁电随机存取存储器(FeRAM)使用平面晶体管作为用于铁电存储单元的选择器件以形成二维存储阵列。FeRAM是类似于动态随机存取存储器(DRAM)的随机存取存储器，但是FeRAM使用具有铁电电容器而不是电介质电容器的存储单元来储存数据。FeRAM可以降低功率使用，具有更快的写入性能、和良好的读取和写入耐久性(例如，从约1010到约1014个循环，可能作为DRAM或闪存)、以及良好的数据保持能力。

常规的FeRAM使用并联的电容器存储单元，其需要大尺寸(通常大于15F2的单元尺寸)以实现足够的电容变化。结果，存储位面积较大并且数据储存密度较低并且不能与主流存储技术竞争。三维(3D)存储架构可以解决平面存储单元中的密度限制。单个电容器FeRAM单元是1T1C FeRAM单元。

发明内容

包括以下的发明内容以便提供对本公开的方面和特征的基本理解。该发明内容不是广泛的概述，并且因此，其并非旨在特别地标识关键或重要的元件或描绘本公开的范围。其唯一目的是以概括的格式提出概念。

在一个方面中，呈现了用于3D铁电存储单元的新的单元结构，以增加数据储存密度并减少存储位成本。在当前的新的单元结构中，交叉点阵列采用有平行的位线(BL)和垂直的字线(WL)。可以通过垂直晶体管将存储单元控制为在单个堆栈(deck)上的4F2的有效单元尺寸、或在两个堆栈上的2F2的有效单元尺寸，其中F是最小处理尺寸。在另一个方面中，可以通过诸如容器电容器(container capacitor)的容器型FeRAM存储单元来控制存储单元，以减少每个个体的存储单元的占用面积，以便增加存储位密度。可以在顶部上进一步添加FeRAM单元的附加层以进一步增加存储位密度。

使用FeRAM的容器型存储单元允许较小的单位存储单元尺寸。交叉点架构和垂直晶体管在每个堆栈上实现4F2的有效单元尺寸。该架构为FeRAM存储单元的两个堆栈实现了2F2的有效单元尺寸，并且为FeRAM单元的四个堆栈实现了1F2的有效单元尺寸。具有共享的公共基板或位线的3D FeRAM架构增加了存储位密度并降低了硅成本。

用于实施3D FeRAM存储阵列的交叉点架构包括垂直晶体管选择器件和在单个电容器FeRAM单元的底部单元堆栈的顶部上的单个电容器FeRAM单元的顶部单元堆栈。垂直晶体管选择器件实现交叉点阵列和每堆栈4F2的有效单元尺寸。多个FeRAM单元是容器电容器，该容器电容器实现4F2的有效单元尺寸。顶部单元堆栈和底部单元堆栈共享公共基板或公共位线。

三维存储阵列包括存储单元的顶部单元阵列、存储单元的底部单元阵列、顶部单元阵列和底部单元阵列之间的公共基板、耦合到顶部单元阵列并且耦合到底部单元阵列的多条字线、两组位线，所述两组位线包括耦合到顶部单元阵列的一组顶部单元位线和耦合到底部单元阵列的一组底部单元位线。多条字线和该组位线形成交叉点阵列。多个FeRAM单元在顶部单元阵列和底部单元阵列中。顶部单元阵列的多条字线可以平行于底部单元阵列的多条字线。该组位线可以垂直于多条字线。