[发明专利]抛光组合物及其使用方法

说明书

本发明提供一种抛光组合物，其包括磨料；可选的pH调节剂；阻挡膜移除速率增强剂；TEOS移除速率抑制剂；钴移除速率增强剂；含唑腐蚀抑制剂；及钴腐蚀抑制剂。

相关申请交叉引用

本申请主张2019年10月15日申请的美国临时申请号62/915,290的优先权，其内容以全文引用的方式并入本文中。

背景技术

半导体工业不断地被驱动以通过方法、材料及集成创新进一步小型化装置来改进芯片性能。早期材料创新包括引入铜来代替铝作为互连结构中的导电材料，且将钽(Ta)/氮化钽(TaN)用作扩散阻档层以使Cu导电材料与非导电/绝缘体介电材料分离。铜(Cu)由于其较低电阻率及优异抗电迁移性能而被选择作为互连材料。

然而，随着较新一代芯片的特征缩小，多层Cu/阻档层/介电堆叠必须更薄且更适形，以维持后段工艺(Back End of Line，BEOL)中的有效互连电阻率。更薄的Cu及Ta/TaN阻挡膜方案在沉积中具有电阻率及可挠性问题。举例而言，在较小尺寸及高级制造节点的情况下，电阻率会呈指数性下降且晶体管电路速度(在前段工艺(FEOL)处)的改进则会因来自导电Cu/阻档层布线(BEOL)的延迟而减半。钴(Co)已成为用作衬垫材料、阻档层以及导电层的主要候选物。此外，还正在研究钴在多种应用诸如W金属触点、插塞、通孔及闸极材料中作为钨(W)金属的替代物。

许多目前可用的CMP浆液经特定设计以移除在早期芯片设计中更常见的材料，诸如前述铜及钨。这些早期CMP浆液中的某些组分可能会引起钴中的有害及不可接受的缺陷，因为钴更易受化学腐蚀影响。因此，当在钴层上使用铜抛光浆液时，通常会发生不可接受的腐蚀、晶圆形貌及移除速率选择性。

随着钴(Co)作为金属组件在半导体制造中的使用日益增加，存在对可有效地抛光含Co表面上的介电组件或阻档层组件且无显著的Co腐蚀的CMP浆液的需求。

发明内容

提供此发明内容以介绍下文在实施方式中进一步描述的概念的选择。此发明内容并不意欲标识所请求标的之关键特征或基本特征，其也不意欲用于辅助限制所要求保护的主题的范围。

如本文所定义，除非另外说明，否则所表示的所有百分比应理解为相对于化学机械抛光组合物的总重量的重量百分比。

在一个方面中，本文公开的实施方案涉及一种抛光组合物，包括磨料；可选的pH调节剂；阻挡膜移除速率增强剂；TEOS移除速率抑制剂；钴移除速率增强剂；含唑腐蚀抑制剂；及钴腐蚀抑制剂，其中所述阻挡膜移除速率增强剂不同于所述钴移除速率增强剂。

在另一方面中，本文公开的实施方案涉及一种抛光组合物，包括磨料；可选的pH调节剂；有机酸或其盐；氨基酸；烷醇胺或阳离子聚合物；含唑腐蚀抑制剂；及阴离子表面活性剂，其中所述有机酸不同于所述氨基酸。

在又一方面中，本文公开的实施方案涉及一种抛光基板的方法，包括以下步骤：将本文中所述的抛光组合物涂覆至基板的表面，其中所述表面包括钴；且使垫与所述基板的表面接触且相对于所述基板移动所述垫。

从下述描述及所附权利要求来看，所要求保护的主题的其他方面及优点是显而易见的。

具体实施方式

本文所公开的实施方案一般涉及组合物及使用所述组合物来抛光基板的方法，所述基板包括至少钴部分，更具体而言，可包括至少钴及介电(TEOS、SiN、低k等)部分。本文中所公开的组合物本质上可为碱，且可为非选择性钴打磨浆料(即，表现出约1:1的介电/钴抛光选择率)。