[发明专利]等离子处理装置以及等离子处理方法

说明书

提供能够提高可靠性或者成品率的等离子处理装置或者等离子处理方法。具备：样品台，配置在配置于真空容器内部的处理室内部且载置晶片；环状电极，在样品台的所述上表面的外周侧将其包围而配置，被供给高频电力，为导体制；盖体，在该环状电极的上方放置且将其覆盖，为电介质制；棒状构件，在配置在构成所述样品台且具有圆板或者圆筒形状的基材的外周侧部分的贯通孔内垂吊配置，在其上端部具有与所述环状电极连接并定位于所述环状电极的连接器部；梁状的构件，在所述贯通孔的下方的所述样品台下方空出间隙地配置，在水平方向上延伸，其一端与所述棒状构件的下端部连结，另一端相对于所述样品台定位，关于所述另一端针对环状电极朝上地对所述棒状构件施力；以及高频电源，经由供电路径与所述棒状构件连接，且对所述环状电极供给高频电力。

技术领域

本发明涉及等离子处理装置以及等离子处理方法，特别涉及适于半导体基板等被处理件的加工的等离子处理装置以及等离子处理方法。

背景技术

在半导体制造工序中，一般进行使用等离子的干蚀刻。用于进行干蚀刻的等离子处理装置使用各种方式。

一般，等离子处理装置包括：真空处理室、与其连接的气体供给装置、将真空处理室内的压力维持成期望的值的真空排气系统、载置作为被处理件的晶片的电极、用于在真空处理室内产生等离子的等离子产生部件等。通过利用等离子产生部件使从簇射板等供给到真空处理室内的处理气体成为等离子状态，从而进行保持于晶片载置用电极的晶片的蚀刻处理。

近年，伴随半导体器件的集成度的提高，要求微细加工即要求提高加工精度，并且半导体器件的电路构造也更加微细，需要如下这样的半导体器件的电路，使得能够以良好的成品率制造直至比形成在其上的半导体晶片等基板的更外周缘部为止性能都良好的半导体器件。也就是说，要求使基板的外周缘部的区域的大小更小，以便不会导致由等离子处理装置实施的处理使半导体器件的性能恶化这样的情况。为了抑制这样的基板的外周侧部分的性能的恶化，在放置有基板的样品台的上表面的基板的外周侧的区域减少电场的集中。并且，需要抑制基板的上表面的外周侧部分的处理的特性例如在蚀刻处理的情况下是处理的速度(蚀刻速率)急剧增大。为了达成该目的，考虑调节包含电介质制的基座环的基板的外周侧区域中的电场，以便抑制在基板的处理中形成在基板的上表面的上方的护套的厚度从基板的中心部至外周缘的变化，其中，该电介质制的基座环在基板的外周侧覆盖样品台的上部的上表面而配置。

作为这样的技术，例如，已知JP特开2016-225376号公报(专利文献1)中公开的技术。在上述专利文献1中，公开了如下技术：对导电体制的环施加给定的频率的高频电力，使样品的上表面的外周侧部分的带电粒子的进入方向垂直地接近样品的上表面，从而实现处理的成品率的提高，其中，上述导电体制的环在包围样品台上部的上述样品的外周而配置的绝缘体制的环的下方被其覆盖，在样品的外周侧将其包围而配置，该样品台放置有半导体晶片等基板状的上述样品。

此外，在JP特开2011-009351号公报(专利文献2)中公开了如下技术：通过对面对等离子的聚焦环供给偏置电位形成用的高频电力，并对应于导电体的等离子所导致的切削、消耗的程度来调节由此形成在导电体的上表面的上方的偏置电位的大小，从而抑制处理的性能随时间而变动的情况。

在先技术文献

专利文献

专利文献1：JP特开2016-225376号公报

专利文献2：JP特开2011-009351号公报

发明内容

发明想要解决的课题

上述的技术关于以下方面的考虑并不充分，因此有问题产生。