[发明专利]包括有源区柱的三维NOR阵列及其制造方法

说明书

一种半导体结构包括位于衬底上方并且通过线沟槽彼此横向间隔开的绝缘条带和导电条带的竖直交替堆叠。半导体区域组件和介电柱结构的横向交替序列位于线沟槽中的相应一者内。存储器膜位于每对相邻的竖直交替堆叠和横向交替序列之间。半导体区域组件中的每一者包括源极柱结构、漏极柱结构和沟道结构，沟道结构包括一对横向地连接源极柱结构和漏极柱结构的横向半导体沟道。存储器膜可包括电荷存储层或铁电材料层。

相关申请

本申请要求提交于2019年12月9日的美国非临时专利申请序列号16/707,036的优先权的权益，该美国非临时专利申请的全部内容以引用的方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及包括有源区柱的二维阵列和竖直沟道板的三维存储器器件及其制造方法。

背景技术

NOR存储器器件包括并联连接的存储器单元。存储器单元直接连接到源极和漏极，而不穿过相邻存储器单元进行源极和/或漏极连接。因此，NOR存储器单元可直接访问而不经过相邻存储器单元。因此，NOR存储器器件与NAND存储器器件相比可提供更快的访问速度，并且可在存储级存储器(SCM)器件中使用。

发明内容

根据本公开的一个方面，提供了一种半导体结构，该半导体结构包括：位于衬底上方并通过线沟槽彼此横向间隔开的绝缘条带和导电条带的竖直交替堆叠；位于线沟槽中相应一者内的半导体区域组件和介电柱结构的横向交替序列；以及位于每对相邻的竖直交替堆叠和横向交替序列之间的存储器膜，其中半导体区域组件中的每一者包括：延伸穿过导电条带的每个层级的相应第一有源区柱结构；延伸穿过导电条带的每个层级并且与相应第一有源区柱结构横向地间隔开的相应第二有源区柱结构，相应第一有源区柱结构和相应第二有源区柱结构中的一者是源极柱结构，并且相应第一有源区柱结构和相应第二有源区柱结构中的另一者是漏极柱结构；以及相应沟道结构，相应沟道结构包括一对横向地连接相应第一有源区柱结构和相应第二有源区柱结构的横向半导体沟道。

根据本公开的另一方面，提供了一种形成半导体结构的方法，该方法包括：在衬底上方形成由线沟槽彼此横向间隔开的绝缘条带和间隔物材料条带的竖直交替堆叠，其中间隔物材料条带中的每一者形成为相应导电条带或随后被相应导电条带替换；在线沟槽中在竖直交替堆叠的侧壁上形成存储器膜；在存储器膜的相应子集上在线沟槽中的每一者内形成第一有源区柱结构和第二有源区柱结构的交替序列，其中第一有源区柱结构包括源极柱结构并且第二有源区柱结构包括漏极柱结构，或者第一有源区柱结构包括漏极柱结构并且第二有源区柱结构包括源极柱结构；以及形成沟道结构，沟道结构横向地连接线沟槽中相应一对第一有源区柱结构和第二有源区柱结构。

附图说明

具有相同附图标号的附图是指相同的结构。具有字母附图后缀A的每个图是俯视图，即平面图。例如，图1A、图2A、图3A等是俯视图。具有字母后缀B的每个图是在附图标号相同且具有字母后缀A的附图中沿竖直平面B-B’的竖直剖面图。具有字母后缀C的每个图是在附图标号相同且具有字母后缀A的附图中沿竖直平面C-C’的竖直剖面图。具有字母后缀D的每个附图是在附图标号相同且具有字母后缀A的附图中沿竖直平面D-D’的竖直剖面图。例如，图1B是沿图1A的平面B-B’的竖直剖面图，图1C是沿图1A的平面C-C’的竖直剖面图，并且图1D是沿图1A的平面D-D’的竖直剖面图。一些结构以俯视图和三个竖直剖面图示出，并且一些其他结构以俯视图和两个竖直剖面图示出。

图1A、图1B和图1C为根据本公开第一实施方案的在形成第一访问线之后的第一示例性结构的各种视图。

图2A、图2B和图2C为根据本公开第一实施方案的在形成第一连接通孔结构之后的第一示例性结构的各种视图。

图3A、图3B和图3C为根据本公开第一实施方案的在形成绝缘层和牺牲材料层的竖直交替序列之后的第一示例性结构的各种视图。