[发明专利]高速输入/输出裕度测试的系统、方法和设备

说明书

用于高速I/O裕度测试的系统、设备和方法可以筛选大量的预生产和生产部件，并且识别电特性已经改变到足以影响操作的情况。所公开的裕度测试仪比传统的BERT和示波器成本更低、更易于使用并且更快，并且可以在具有满负载和串扰的其标准操作状态下在全部多通道I/O链路上操作。裕度测试仪在任一方向或两个方向上同时评估受测设备的操作多通道高速I/O链路的电接收器裕度。在一种针对特定技术的形式中，裕度测试仪的实施例可实现为插入卡裕度测试仪以测试受测主板的主板插槽，或实现为具有插槽的主板以测试插入卡。

技术领域

本公开涉及测试和测量系统，并且更具体地涉及用于对电气受测设备(DUT)执行高速电裕度测试的系统和方法。

附图说明

附图中的组件不一定是相对于彼此成比例的。相同的附图标记贯穿若干附图表示对应部件。

图1是图示根据示例实施例的其中可以实现用于高速输入/输出(I/O)裕度测试的系统、设备和方法的实施例的示例环境的总体框图。

图2是图示根据示例实施例的示例技术特定的插入卡裕度测试仪的框图，该插入卡裕度测试仪与快速外围组件互连(PCI)高速串行计算机扩展总线标准兼容以对快速PCI主板插槽进行裕度测试。

图3是图示根据示例实施例的具有与快速PCI高速串行计算机扩展总线标准兼容以对快速PCI插入卡进行裕度测试的插槽的主板的框图。

图4是示出根据示例实施例的由高速I/O裕度测试仪执行的受测设备(DUT)的示例裕度测试的结果以及基于裕度测试结果识别潜在的DUT装配或生产问题的图表。

图5是示出根据示例实施例的由高速I/O裕度测试仪执行的受测设备(DUT)的另一示例裕度测试的结果以及基于裕度测试的结果识别潜在的DUT装配或生产问题的图表。

图6是图示根据示例实施例的通用裕度测试仪的框图，该通用裕度测试仪具有多个接口，所述接口被配置成线缆连接到至少一个测试固定装置，以在发射(Tx)和接收(Rx)方向二者上评估DUT的多通道高速I/O链路的电裕度。

图7是根据示例实施例的用于在Tx和Rx方向二者上测试DUT的多通道高速I/O链路的电裕度的裕度测试仪的低级框图。

图8是根据示例实施例的配置的现场可编程门阵列(FPGA)的示例的框图，该FPGA可被用在用于在Tx和Rx方向二者上测试DUT的多通道高速I/O链路的电裕度裕度测试仪的控制器中。

图9是根据示例实施例的FPGA的示例输出驱动选项的框图，该FPGA可被用在用于在Tx方向上测试DUT的多通道高速I/O链路的电裕度的裕度测试仪的控制器中。

图10是根据一个示例实施例的用于对DUT进行裕度测试的示例方法的流程图。

图11是根据一个示例实施例的用于基于在Tx和Rx方向二者上对DUT的多通道高速I/O链路的电裕度进行裕度测试来识别潜在的DUT装配或生产问题的示例方法的流程图。

图12是根据一个示例实施例的用于由裕度测试仪基于用户可选择的选项发起对电裕度的评估的执行的示例方法的流程图。

图13是根据一个示例实施例的用于提供经校准的裕度测试仪的示例方法的流程图。

图14是根据一个示例实施例的用于配置DUT以用于运行裕度测试的示例方法的流程图。

具体实施方式

电气设备的设计者和制造者需要测试和测量仪器以及适当的测试过程来确保设备正常工作。这样的测试可以在设计新设备的工程特性化阶段期间进行，以便例如将设备的实际电性能与仿真性能进行比较，以确保设备如所设计的那样执行。这样的测试也可以在工程设计完成之后在生产制造环境中进行，以便找到生产的每个设备中的任何制造缺陷。