[发明专利]单片多I区二极管限制器

权利要求书

1.一种单片二极管限制器半导体结构，包括：

第一PIN二极管，其包括以第一深度形成至本征层中的第一P型区，使得所述第一PIN二极管包括具有第一厚度的第一有效本征区；

第二PIN二极管，其包括以第二深度形成至所述本征层中的第二P型区，使得所述第二PIN二极管包括具有第二厚度的第二有效本征区；以及

至少一个阻塞电容器和至少一个电感器。

2.根据权利要求1所述的单片二极管限制器半导体结构，其中，所述第一厚度大于所述第二厚度。

3.根据权利要求1所述的单片二极管限制器半导体结构，其中，所述至少一个阻塞电容器和所述至少一个电感器形成在所述本征层上方作为所述单片二极管限制器半导体结构的一部分。

4.根据权利要求1所述的单片二极管限制器半导体结构，其中：

所述第一PIN二极管的阴极在所述单片二极管限制器半导体结构中电耦接至接地；以及

所述第二PIN二极管的阴极在所述单片二极管限制器半导体结构中电耦接至接地。

5.根据权利要求1所述的单片二极管限制器半导体结构，还包括：

在所述本征层上方的介电层，所述介电层包括多个开口，其中：

所述第一P型区通过所述多个开口之中的第一开口形成；以及

所述第二P型区通过所述多个开口之中的第二开口形成。

6.根据权利要求5所述的单片二极管限制器半导体结构，其中，所述第一开口的第一宽度不同于所述第二开口的第二宽度。

7.根据权利要求1所述的单片二极管限制器半导体结构，还包括：

至少一条传输线，其中，所述至少一个阻塞电容器、所述至少一个电感器和所述至少一条传输线形成在所述本征层上方作为所述单片二极管限制器半导体结构的一部分。

8.根据权利要求1所述的单片二极管限制器半导体结构，其中，所述第一PIN二极管和所述第二PIN二极管为异质微波集成电路(HMIC)PIN二极管。

9.根据权利要求1所述的单片二极管限制器半导体结构，还包括第三PIN二极管，所述第三PIN二极管包括以第三深度形成至所述本征层中的第三P型区，使得所述第三PIN二极管包括具有第三厚度的第三有效本征区。

10.根据权利要求9所述的单片二极管限制器半导体结构，其中：

所述第一厚度大于所述第二厚度；以及

所述第二厚度大于所述第三厚度。

11.根据权利要求1所述的单片二极管限制器半导体结构，还包括N型硅衬底，其中，所述本征层形成在所述N型硅衬底上。

12.根据权利要求1所述的单片二极管限制器半导体结构，还包括N型硅衬底，其中，所述第一PIN二极管和所述第二PIN二极管均形成在所述N型硅衬底上。

13.根据权利要求1所述的单片二极管限制器半导体结构，其中，所述二极管限制器包括至少两个级的多级混合二极管限制器。

14.一种单片二极管限制器半导体结构的制造方法，包括：

提供N型半导体衬底；

在所述N型半导体衬底上提供本征层；

将第一P型区以第一深度注入到所述本征层中，以形成包括具有第一厚度的第一有效本征区的第一PIN二极管；

将第二P型区以第二深度注入到所述本征层中，以形成包括具有第二厚度的第二有效本征区的第二PIN二极管；以及

在所述本征层上方形成至少一个阻塞电容器和至少一个电感器。

15.根据权利要求14所述的制造方法，其中，所述第一厚度大于所述第二厚度。