[发明专利]具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法

说明书

一些实施例包含一种集成组合件，所述集成组合件具有载流子槽结构，并且具有在所述载流子槽结构上方的数字线。晶体管主体区域位于所述数字线上方。延伸部从所述载流子槽结构延伸到所述晶体管主体区域。所述延伸部被配置成将过量载流子从所述晶体管主体区域排出。下部源极/漏极区域位于所述晶体管主体区域与所述数字线之间，并与所述数字线耦合。上部源极/漏极区域在所述晶体管主体区域上方，且与存储元件耦合。栅极邻近所述晶体管主体区域。所述晶体管主体区域、下部源极/漏极区域和上部源极/漏极区域一起包括多个晶体管。所述晶体管和所述存储元件一起由存储器阵列的多个存储器单元组成。一些实施例包含形成集成组合件的方法。

相关的专利数据

本申请要求于2019年3月6日提交的美国临时专利申请序列号62/814,689的优先权和权益，其公开内容以引用的方式并入本文中。

技术领域

具有耦合到载流子槽结构的晶体管主体区域的集成组合件；以及形成集成组合件的方法。

背景技术

存储器是一种类型的集成电路，且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线、感测线或数据/感测线)及存取线(其也可称为字线)写入或读取存储器单元。数字线可沿阵列的列使存储器单元导电地互连，且存取线可沿阵列的行使存储器单元导电地互连。

场效应晶体管(FET)可用作存储器单元的存取装置。晶体管在源极/漏极区域之间具有沟道区域(主体区域)。在编程操作期间，源极/漏极区域通过沟道区域彼此栅极耦合。载流子(空穴和电子)迁移到主体区域中并且迁移出主体区域。快速循环(即，在短的持续时间内发生的多次读取/写入操作)会产生这样的问题，其中过量的载流子不能从主体区域充分地排出，并且因此不期望地累积在主体区域中。随着集成水平的增加，此些问题变得更加难以克服。期望开发可用于需要读取/写入操作的快速循环的应用中的晶体管，并且其还可扩展到不断增加的集成水平。

附图说明

图1、1A和1B是包括实例存储器单元的实例集成组合件的区域的视图。图1是所述组合件的图解俯视图。图1A和1B是分别沿图1的线A-A和B-B的图解横截面侧视图。图1B是沿图1A的线B-B，而图1A沿图1B的线A-A。

图2是实例存储器阵列的区域的图解示意图。

图3是包括实例双晶体管单电容器(2T-1C)存储器单元的实例组合件的区域的图解示意图。

图4、4A和4B是包括实例存储器单元的实例集成组合件的区域的视图。图4是沿图4A和4B的线C-C的图解俯视截面图。图4A和4B是分别沿图4的线A-A和B-B的图解横截面侧视图。图4B是沿图4A的线B-B，而图4A沿图4B的线A-A。

图5、5A和5B是包括实例存储器单元的实例集成组合件的区域的视图。图5是所述组合件的图解俯视图。图5A和5B是分别沿图5的线A-A和B-B的图解横截面侧视图。图5B是沿图5A的线B-B，而图5A沿图5B的线A-A。

图6、6A和6B是包括实例存储器单元的实例集成组合件的区域的视图。图6是沿图6A和6B的线C-C的图解俯视截面图。图6A和6B是分别沿图6的线A-A和B-B的图解横截面侧视图。图6B是沿图6A的线B-B，而图6A沿图6B的线A-A。

图7是包括堆叠层的实例组合件的区域的图解横截面侧视图。

图8至17是用于制造包括实例存储器阵列的实例组合件的实例方法的实例工艺阶段处的实例构造的图解俯视图。图8A至17A是沿图8至17的线A-A的图解横截面侧视图。图8B至17B是沿图8至17的线B-B的图解横截面侧视图。

具体实施方式