[发明专利]磁场传感器

说明书

一种磁场传感器(2)，包括信号调节IC(4)和磁场传感器IC(6)，磁场传感器IC(6)被安装在信号调节IC(4)上并且被连接到信号调节IC。磁场传感器IC包括半导体衬底(13)，其具有设置在磁场传感器(2)的与信号调节IC相对的面向外的侧面(13a)上的传感器有源层(5)。传感器有源层(5)连接到导电通孔(9)，该导电通孔从所述面向外的侧面(13a)穿过半导体衬底延伸到面向信号调节IC的下侧(13b)，导电通孔(9)的下侧经由包括导电珠连接(10)和焊料连接(12)的芯片上芯片互连(8)电互连到信号调节IC(4)上的连接焊垫(3)。

技术领域

本发明涉及集成电路上的磁场传感器。

背景技术

对于高精度磁场传感器，需要信号调节电子器件来补偿原始场传感器的缺陷(偏移、温度相关性)，并且这些信号调节电路通常在CMOS集成电路(IC)中实现。磁传感器可以结合在CMOS中，然而它们的灵敏度非常低，这是缺点。具有高灵敏度的霍尔单元可以用表现出高电子迁移率的材料来实现，如由某些化合物半导体(如GaAs、InSb、InAs)或这样的化合物半导体的异质结构所例示的，其被布置为获得其中可以产生高迁移率2D“电子气”的深量子阱。与硅相比，这些材料的每表面积更昂贵，并且与硅上CMOS工艺中可用的相比，用于精确电子电路的设计选项非常有限。

其他磁场传感器包括磁阻场传感器(AMR、GMR、TMR、CMR、EMR等......)。这些传感器需要与CMOS电子器件不同的工艺步骤。它们不依赖于特定的衬底材料，并且可以沉积在若干衬底的顶部上，包括在单片集成步骤中在专门制备的CMOS衬底上，但是工艺和产量考虑(与场传感器管芯的相对表面和信号调节IC相关)通常使得在单独的管芯上制造这些传感器是有利的。

上述磁场传感器产生的输出信号的水平虽然高于硅霍尔单元产生的水平，但在mV范围内仍然非常低，且因此容易受到来自周围系统的通过电容耦合到其互连件的表面的到信号调节IC的扰动，或受到来自这些互连件的环路区域上的时变外部磁场产生的感应电压的扰动。

因此，提供由两个单独的半导体组件(即，连接到信号调节半导体管芯(例如，CMOSIC)的磁场传感器半导体管芯)制成的磁场传感器是有利的。

已知的芯片到芯片组装方法包括：

引线接合，如图4a中所说明，其中接合线8a将信号调节IC4互连到磁场传感器IC6'，其中金属化连接轨道7连接到传感器有源层5(例如霍尔效应层)，所述磁场传感器IC6'接合在信号调节IC4上。

导电层沉积，如图4b所示，存在实现非常薄(几μm)和小(＜100μm边长)的有源半导体部件(称为小芯片)的方法，所述有源半导体部件可以通过压印印刷工艺从其源衬底转移到目标衬底。由于其高度小，所以有可能通过图案化薄导电层利用光刻工艺来沉积电互连。

芯片上倒装芯片，如图4c所示，其中导电珠8c被钎焊到信号调节IC4的连接焊垫3和钎焊到磁场传感器IC6'的金属化连接轨道7，磁场传感器IC6'被翻转，使得传感器有源层5面对信号调节IC4。

引线接合技术的缺点之一是需要在传感器芯片和引线接合之上模制的相对厚的绝缘层。厚的绝缘层增加了部件的体积，特别是封装的传感器的厚度。

通常有利的是，具有更薄的磁场传感器，以便减小传感器插入其中的磁芯的气隙，或者允许传感器定位成更靠近磁场的最佳测量点。例如，对于在电流感测应用中使用的磁场传感器，有利的是，在磁芯中具有尽可能薄的磁路间隙，以减小未使用的磁通量。这允许使用更小的磁芯并且增加换能器的灵敏度。

这些缺点可以通过图4b和4c中所示的现有技术解决方案来克服，特别是图4c中所示的倒装芯片布置，鉴于不存在引线接合，由此可以提供更薄的封装层。这样的磁场传感器对于插入磁芯的气隙中能够是有利的。图4b的配置的缺点是与倒装芯片解决方案相比半导体部件的制造成本。然而，所有常规解决方案不能很好地适于连接密集布置的多个磁场传感器。