[发明专利]共模抑制比测试系统和方法

说明书

一种电子器件测试系统(100)包括具有探针对的接触器(110)，其中第一导电探针和第二导电探针耦合到封装的电子器件(160)的相应导电特征部(161、162、163、164、165、166、167、168)或晶圆管芯区域。系统(100)还包括测试电路(101)，该测试电路(101)具有：电压源(102)，其用于提供共模电压信号(VCM)；第一缓冲器(130)，其第一输入端(131)耦合到电压源(102)的输出端(103)，输出端(133)耦合到第一探针对(112/122)的第一导电探针(112)，以及第二输入端(132)耦合到第一探针对(112/122)的第二导电探针(122)；以及第二缓冲器(140)，其第一输入端(141)耦合到电压源(102)的输出端(103)，输出端(143)耦合到第二探针对(113/123)的第一导电探针(113)，以及第二输入端(142)耦合到第二探针对(113/123)的第二导电探针(123)。

背景技术

共模抑制比(CMRR)是衡量放大器抑制放大两个放大器输入端共用电压的能力的指标。CMRR被计算为在两个不同共模电压下进行的两次偏移电压测量(Vos)的差值除以共模电压的差值。在电子器件制造过程中，需要测试差分放大器、电流感测放大器、仪表放大器和其他电路的共模抑制性能。自动测试电路连接和开关电路的阻抗会影响施加到被测器件(DUT)的共模信号，并导致在确定的CMRR中的误差。例如，接触器或插座针(socket pin)和晶圆探测针(probe needle)具有额外的寄生电阻，寄生电阻对于每次插入都不同。清洁测试设备有帮助，但每次插入后清洁触点是不切实际的。此外，开关电路具有寄生电阻，其可能不平衡并导致在确定的CMRR中的进一步的误差。此外，当DUT是具有低输入阻抗的高输入偏置器件时，这些问题会加剧，其中不平衡的测试电路电流和寄生电阻会增加CMRR测量误差。

发明内容

根据一个方面，一种系统包括接触器和耦合到接触器的测试电路。接触器包括探针对，其中第一导电探针和第二导电探针被布置为耦合到被测器件的相应导电特征部。测试电路包括电压源、第一缓冲器和第二缓冲器。电压源包括提供共模电压信号的第一输出端和耦合到参考节点的第二输出端。第一缓冲器包括耦合到电压源的第一输出端的第一输入端、耦合到第一探针对的第一导电探针的输出端以及耦合到第一探针对的第二导电探针的第二输入端。第二缓冲器包括耦合到电压源的第一输出端的第一输入端、耦合到第二探针对的第一导电探针的输出端以及耦合到第二探针对的第二导电探针的第二输入端。

在一个示例中，测试电路包括耦合在第一缓冲器和第一探针对之间的开关，以及耦合在第二缓冲器和第二探针对之间的另一个开关。在另一个示例中，测试电路包括耦合在第一缓冲器的输出端和第一探针对的第一导电探针之间的第一开关、耦合在第一缓冲器的第二输入端和第一探针对的第二导电探针之间的第二开关、耦合在第二缓冲器的输出端和第二探针对的第一导电探针之间的第三开关，以及耦合在第二缓冲器的第二输入端和第二探针对的第二导电探针之间的第四开关。

在一个示例中，测试电路包括以电压源的第一输出端为参考的缓冲器供电电路，其中缓冲器供电电路包括耦合到第一缓冲器和第二缓冲器的第一供应节点的第一输出端以及耦合到第一缓冲器和第二缓冲器的第二供应节点的第二输出端。在一个示例中，测试电路包括以参考节点为参考的第二供电电路，其中第二供电电路包括耦合到第三探针对的第一导电探针和第二导电探针的第一输出端，该第三探针对被布置为耦合到连接到DUT的第一供应节点的导电特征部，以及耦合到第四探针对的第一导电探针和第二导电探针的第二输出端，该第四探针对被布置为耦合到连接到DUT的第二供应节点的导电特征部。

在一个示例中，探针对的导电探针是引脚或触点，其被配置为接合集成电路DUT的相应导电引脚或引线特征部。在另一个示例中，导电探针是被配置为接合半导体晶圆DUT的相应键合焊盘的晶圆探测针。在一个示例中，第一缓冲器和第二缓冲器是运算放大器。